組成原理全套試題題庫

本科生期末試卷一1.D2.B3.C4.B5.C6.C7.A、D8.C9.A10.A選擇題(每題1分，共10分)計算機系統(tǒng)中的存貯器系統(tǒng)是指______。ARAM存貯器BROM存貯器C主存貯器D主存貯器和外存貯器某機字長32位，其中1位符號位，31位表示尾數。假設用定點小數表示，那么最大正小數為______。A+〔1–2-32〕B+〔1–2-31〕C2-32D2-31算術/邏輯運算單元74181ALU可完成______。A16種算術運算功能B16種邏輯運算功能C16種算術運算功能和16種邏輯運算功能D4位乘法運算和除法運算功能存儲單元是指______。A存放一個二進制信息位的存貯元B存放一個機器字的所有存貯元集合C存放一個字節(jié)的所有存貯元集合D存放兩個字節(jié)的所有存貯元集合；相聯存貯器是按______進行尋址的存貯器。A地址方式B堆棧方式C內容指定方式D地址方式與堆棧方式變址尋址方式中，操作數的有效地址等于______。A基值存放器內容加上形式地址〔位移量〕B堆棧指示器內容加上形式地址〔位移量〕C變址存放器內容加上形式地址〔位移量〕D程序記數器內容加上形式地址〔位移量〕以下表達中正確描述的句子是：______。A同一個CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作B同一個CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C同一個CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作D同一個CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作計算機使用總線結構的主要優(yōu)點是便于實現積木化，同時______。A減少了信息傳輸量B提高了信息傳輸的速度C減少了信息傳輸線的條數D加重了CPU的工作量帶有處理器的設備一般稱為______設備。A智能化B交互式C遠程通信D過程控制10.某中斷系統(tǒng)中，每抽取一個輸入數據就要中斷CPU一次，中斷處理程序接收取樣的數據，并將其保存到主存緩沖區(qū)內。該中斷處理需要X秒。另一方面，緩沖區(qū)內每存儲N個數據，主程序就將其取出進行處理，這種處理需要Y秒，因此該系統(tǒng)可以跟蹤到每秒______次中斷請求。A．N/〔NX+Y〕B.N/〔X+Y〕NC.min[1/X,1/Y]D.max[1/X,1/Y]填空題〔每題3分，共24分〕1．存儲A.______并按B.______順序執(zhí)行，這是C.______型計算機的工作原理。2．移碼表示法主要用于表示A.______數的階碼E，以利于比擬兩個B.______的大小和C.______操作。3．閃速存儲器能提供高性能、低功耗、高可靠性及A.______能力，為現有的B.______體系結構帶來巨大變化，因此作為C.______用于便攜式電腦中。4．尋址方式按操作數的A.______位置不同，多使用B.______和C.______型,前者比后者執(zhí)行速度快。5．微程序設計技術是利用A.______方法設計B.______的一門技術。具有規(guī)整性、可維護性、C.______等一系列優(yōu)點。6．衡量總線性能的重要指標是A.______，它定義為總線本身所能到達的最高B.______。PCI總線的帶寬可達C.______。7．顯示適配器作為CRT和CPU的接口，由A.______存儲器，B.______控制器，C.______三局部組成。8．DMA技術的出現使得A.______可通過B.______直接訪問C.______。A.程序B.地址C.馮·諾依曼A.浮點B.指數C.對階A.瞬時啟動B.存儲器C.固態(tài)盤A.物理B.RRC.RSA.軟件B.操作控制C.靈活性A.總線帶寬B.傳輸速率C.264MB/SA.刷新B.顯示C.ROMBIOSA.外圍設備B.DMA控制器C.內存應用題〔11分〕設機器字長32位，定點表示，尾數31位，數符1位，問：定點原碼整數表示時，最大正數是多少？最大負數是多少？定點原碼小數表示時，最大正數是多少？最大負數是多少？解：〔1〕定點原碼整數表示：01111111111111111111111111111111最大正數：01111111111111111111111111111111數值=〔231–1〕100111111111111111111111111111111101111111111111111111111111111111最大負數：數值=-〔231–1〕10〔2〕定點原碼小數表示：最大正數值=〔1–2-31〕10最大負數值=-〔1–2-31〕10〔11分〕設存儲器容量為32字，字長64位，模塊數m=4，分別用順序方式和交叉方式進行組織。存儲周期T=200ns,數據總線寬度為64位，總線周期τ=50ns.問順序存儲器和交叉存儲器的帶寬各是多少？解：信息總量：q=64位×4=256位順序存儲器和交叉存儲器讀出4個字的時間分別是：t2=mT=4×200ns=8×10–7(s)t1=T+(m–1)τ=200+3×50=3.5×10–7(s)順序存儲器帶寬是：W1=q/t2=32×107〔位/S〕交叉存儲器帶寬是：W2=q/t1=73×107〔位/S〕〔11分〕指令格式如下所示，OP為操作碼字段，試分析指令格式特點。312622181716150OP————源存放器變址存放器偏移量OP————源存放器變址存放器偏移量解：〔1〕操作碼字段為6位，可指定26=64種操作，即64條指令。〔2〕單字長〔32〕二地址指令。〔3〕一個操作數在原存放器〔共16個〕，另一個操作數在存儲器中〔由變址寄存器內容+偏移量決定〕，所以是RS型指令?！?〕這種指令結構用于訪問存儲器?！?1分〕某機采用微程序控制方式，其存儲器容量為512×48〔位〕，微程序在整個控制存儲器中實現轉移，可控制微程序的條件共4個，微指令采用水平型格式，后繼微指令地址采用斷定方式，如下圖：微命令字段判別測試字段下地址字段微命令字段判別測試字段下地址字段←操作控制→←——————順序控制————————→(1)微指令中的三個字段分別應多少位？畫出對應這種微指令格式的微程序控制器邏輯框圖。解：〔1〕假設判別測試字段中每一位為一個判別標志，那么由于有4個轉移條件，故該字段為4位，〔如采用字段譯碼只需3位〕，下地址字段為9位，因為控制容量為512單元，微命令字段是〔48–4-9〕=35位。〔2〕對應上述微指令格式的微程序控制器邏輯框圖B1.2如下：其中微地址存放器對應下地址字段，P字段即為判別測試字段，控制字段即為微命令子段，后兩局部組成微指令存放器。地址轉移邏輯的輸入是指令存放器OP碼，各狀態(tài)條件以及判別測試字段所給的判別標志〔某一位為1〕，其輸出修改微地址存放器的適當位數，從而實現微程序的分支轉移?！?1分〕畫出PCI總線結構圖，說明三種橋的功能。解：PCI總線結構框圖如圖B1.3所示：PCI總線有三種橋，即HOST/PCI橋〔簡稱HOST橋〕，PCI/PCI橋，PCI/LAGACY橋。在PCI總線體系結構中，橋起著重要作用：它連接兩條總線，使總線間相互通信。橋是一個總線轉換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線主設備都能看到同樣的一份地址表。利用橋可以實現總線間的卒發(fā)式傳送。7．〔11分〕某機用于生產過程中的溫度數據采集，每個采集器含有8位數據緩沖存放器一個，比擬器一個，能與給定范圍比擬，可發(fā)出“溫度過低〞或“溫度過高〞的信號，如圖B1.1所示。主機采用外設單獨編址，四個采集器公用一個設備碼，共用一個接口，允許采用兩種方式訪問：定期巡回檢測方式，主機可編程指定訪問該設備中的某一采集器。中斷方式，當采集溫度比給定范圍過底或過高時能提出隨機中斷請求，主機應能判別是哪一個采集器請求，是溫度過低或過高。請擬定該接口中有哪些主要部件〔不要求畫出完整的連線圖〕，并概略說明在兩種方式下的工作原理。圖B1.1解：數據采集接口方案設計如圖B1.4所示?，F結合兩種工作方式說明上述部件的工作。定期檢尋方式主機定期以輸出指令DOA、設備碼；〔或傳送指令〕送出控制字到A存放器，其中用四位分別指定選中的緩沖存放器〔四個B存放器分別與四個采集器相應〕。然后，主機以輸入指令DIA、設備碼；〔或傳送指令〕取走數據。中斷方式比擬結果形成狀態(tài)字A'，共8位，每二位表示一個采集器狀態(tài)：00正常，01過低，10過高。有任一處不正?！睞'中有一位以上為“1”〕都將通過中斷請求邏輯〔內含請求觸發(fā)器、屏蔽觸發(fā)器〕發(fā)出中斷請求。中斷響應后，效勞程序以DIA、設備碼；或傳送指令〕取走狀態(tài)字?？膳忻饔袔滋幉杉瘮祿较?、是過高或過低，從而轉入相應處理。圖B1.4本科生期末試卷二1.D2.C3.A4.D5.A6.C7.A8.C9.D10.C選擇題〔每題1分，共10分〕六七十年代，在美國的______州，出現了一個地名叫硅谷。該地主要工業(yè)是______它也是______的發(fā)源地。A馬薩諸塞，硅礦產地，通用計算機B加利福尼亞，微電子工業(yè)，通用計算機C加利福尼亞，硅生產基地，小型計算機和微處理機D加利福尼亞，微電子工業(yè)，微處理機假設浮點數用補碼表示，那么判斷運算結果是否為規(guī)格化數的方法是______。A階符與數符相同為規(guī)格化數B階符與數符相異為規(guī)格化數C數符與尾數小數點后第一位數字相異為規(guī)格化數D數符與尾數小數點后第一位數字相同為規(guī)格化數定點16位字長的字，采用2的補碼形式表示時,一個字所能表示的整數范圍是______。A-215~+〔215-1〕B-〔215–1〕~+〔215–1〕C-〔215+1〕~+215D-215~+215某SRAM芯片，存儲容量為64K×16位，該芯片的地址線和數據線數目為______。A64，16B16，64C64，8D16，6。交叉存貯器實質上是一種______存貯器，它能_____執(zhí)行______獨立的讀寫操作。A模塊式，并行，多個B模塊式串行，多個C整體式，并行，一個D整體式，串行，多個用某個存放器中操作數的尋址方式稱為______尋址。A直接B間接C存放器直接D存放器間接流水CPU是由一系列叫做“段〞的處理線路所組成，和具有m個并行部件的CPU相比，一個m段流水CPU______。A具備同等水平的吞吐能力B不具備同等水平的吞吐能力C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力描述PCI總線中根本概念不正確的句子是______。AHOST總線不僅連接主存，還可以連接多個CPUBPCI總線體系中有三種橋，它們都是PCI設備C從橋連接實現的PCI總線結構不允許許多條總線并行工作D橋的作用可使所有的存取都按CPU的需要出現在總線上計算機的外圍設備是指______。A輸入/輸出設備B外存儲器C遠程通信設備D除了CPU和內存以外的其它設備中斷向量地址是：______。A子程序入口地址B中斷效勞例行程序入口地址C中斷效勞例行程序入口地址的指示器D中斷返回地址二.填空題〔每題3分，共24分〕1為了運算器的A._____，采用了B._____進位，C._____乘除法流水線等并行措施。2相聯存儲器不按地址而是按A.______訪問的存儲器，在cache中用來存放B.______，在虛擬存儲器中用來存放C.______。3一個較完善的指令系統(tǒng)應包含A.______類指令，B.______類指令，C.______類指令，程序控制類指令，I/O類指令，字符串類指令，系統(tǒng)控制類指令。4硬布線器的設計方法是：先畫出A.______流程圖，再利用B.______寫出綜合邏輯表達式，然后用C.______等器件實現。5當代流行的標準總線內部結構包含A.______總線，B.______總線，C.______總線，公用總線。6磁外表存儲器主要技術指標有A.______，B.______，C.______，數據傳輸率。7DMA控制器按其A.______結構，分為B.______型和C.______型兩種。8{〔26〕16∪〔63〕16}eq\o\ac(○,+)〔135〕8的值為A.______。A.高速性B.先行C.陣列。A.內容B.行地址表C.頁表和快表。A.數據傳送B.算術運算C.邏輯運算。A.指令周期B.布爾代數C.門電路和觸發(fā)器。A.數據傳送B.仲裁C.中斷和同步。A.存儲密度B.存儲容量C.平均存取時間。A.組成結構B.選擇C.多路。A.〔58〕10三.應用題〔11分〕求證：[X·Y]補=[X]補?〔-Y0+Yi?2-i〕證明：設[x]補=x0x1x2…xn,[y]補=y0y1…yn被乘數x符號任意，乘數y符號為正。根據補碼定義，可得[x]補=2+x=2n+1+x〔mod2〕[y]補=y所以[x]補·[y]補=2n+1·y+x·y=2〔y1y2…yn〕+x·y其中〔y1y2…yn〕是大于0的正整數，根據模運算性質有2〔y1y2…yn〕=2〔mod2〕所以[x]補·[y]補=2+x·y=[x·y]補〔mod2〕即[x·y]補=[x]補·[y]補=[x]補·yeq\o\ac(○,1)被乘數x符號任意，乘數y符號為負。[x]補=x0.x1x2…xn[y]補=1.y1y2…yn=2+y〔mod2〕由此y=[y]補－2=0.y1y2…yn－1所以x·y=x〔y1y2…yn〕－x[x·y]補=[x〔y1y2…yn〕]補＋[-x]補又〔y1y2…yn〕>0，根據式eq\o\ac(○,1)有[x〔y1y2…yn〕]補=[x]補〔0.y1y2…yn〕所以[x·y]補=[x]補〔0.y1y2…yn〕＋[-x]補eq\o\ac(○,2)被乘數x和乘數y符號都任意。將式eq\o\ac(○,1)和式eq\o\ac(○,2)兩種情況綜合起來，即得補碼乘法的統(tǒng)一算式，即[x·y]補=[x]補〔0.y1y2…yn〕－[x]補·y0=[x]補〔-y0＋0.y1y2…yn〕=[x]補?〔-y0+yi?2-i〕證畢〔11分〕某計算機字長16位，主存容量為64K字，采用單字長單地址指令，共有64條指令，試采用四種尋址方式〔立即、直接、基值、相對〕設計指令格式。解：64條指令需占用操作碼字段〔OP〕6位，這樣指令余下長度為10位。為了覆蓋主存64K字的地址空間，設尋址模式〔X〕2位，形式地址〔D〕8位，其指令格式如下：15109870OPXD尋址模式定義如下：X=00直接尋址有效地址E=D〔256單元〕X=01間接尋址有效地址E=(D〕〔64K〕X=10變址尋址有效地址E=(R)＋D〔64K〕X=11相對尋址有效地址E=〔PC〕＋D〔64K〕其中R為變址存放器〔16位〕，PC為程序計數器〔16位〕，在變址和相對尋址時，位移量D可正可負。〔11分〕如圖B2.1表示使用快表〔頁表〕的虛實地址轉換條件，快表存放在相聯存貯器中，其中容量為8個存貯單元。問：當CPU按虛擬地址1去訪問主存時，主存的實地址碼是多少？當CPU按虛擬地址2去訪問主存時，主存的實地址碼是多少？當CPU按虛擬地址3去訪問主存時，主存的實地址碼是多少？解：〔1〕用虛擬地址為1的頁號15作為快表檢索項，查得頁號為15的頁在主存中的起始地址為80000，故將80000與虛擬地址中的頁內地址碼0324相加，求得主存實地址碼為80324。主存實地址碼=96000+0128=96128虛擬地址3的頁號為48，當用48作檢索項在快表中檢索時，沒有檢索到頁號為48的頁面，此時操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉去執(zhí)行查頁表程序。如該頁面在主存中，那么將該頁號及該頁在主存中的起始地址寫入主存；如該頁面不存在，那么操作系統(tǒng)要將該頁面從外存調入主存，然后將頁號及其在主存中的起始地址寫入快表。圖B2.1〔11分〕假設某計算機的運算器框圖如圖B2.2所示，其中ALU為16位的加法器〔高電平工作〕，SA、SB為16位鎖存器，4個通用存放器由D觸發(fā)器組成，O端輸出，圖B2.2其讀寫控制如下表所示：讀控制R0RA0RA1選擇111100011x0101xR0R1R2R3不讀出寫控制WWA0WA1選擇111100011x0101xR0R1R2R3不寫入要求：〔1〕設計微指令格式。〔2〕畫出ADD，SUB兩條微指令程序流程圖。．解：各字段意義如下：F1—讀RO—R3的選擇控制。F2—寫RO—R3的選擇控制。F3—打入SA的控制信號。F4—打入SB的控制信號。F5—翻開非反向三態(tài)門的控制信號LDALU。F6—翻開反向三態(tài)門的控制信號LDALU，并使加法器最低位加1。F7－鎖存器SB清零RESET信號。F8－一段微程序結束，轉入取機器指令的控制信號。R—存放器讀命令W—存放器寫命令〔2〕ADD、SUB兩條指令的微程序流程圖見圖B2.3所示。〔11分〕畫出單機系統(tǒng)中采用的三種總線結構。三種系統(tǒng)總線結構如圖B2.4：圖B2.4〔11分〕試推導磁盤存貯器讀寫一塊信息所需總時間的公式。解：設讀寫一塊信息所需總時間為Tb，平均找到時間為Ts，平均等待時間為TL，讀寫一塊信息的傳輸時間為Tm，那么：Tb=Ts＋TL＋Tm。假設磁盤以每秒r轉速率旋轉，每條磁道容量為N個字，那么數據傳輸率=rN個字/秒。又假設每塊的字數為n，因而一旦讀寫頭定位在該塊始端，就能在Tm≈〔n/rN〕秒的時間中傳輸完畢。TL是磁盤旋轉半周的時間，TL=〔1/2r〕秒，由此可得：Tb=Ts＋1/2r＋n/rN秒本科生期末試卷三選擇題〔每題1分，共10分〕1B2B3D4C6C7C8C9B10B馮·諾依曼機工作的根本方式的特點是______。A多指令流單數據流B按地址訪問并順序執(zhí)行指令C堆棧操作D存貯器按內容選擇地址在機器數______中，零的表示形式是唯一的。A原碼B補碼C移碼D反碼在定點二進制運算器中，減法運算一般通過______來實現。A原碼運算的二進制減法器B補碼運算的二進制減法器C原碼運算的十進制加法器D補碼運算的二進制加法器4.某計算機字長32位，其存儲容量為4MB，假設按半字編址，它的尋址范圍是______。A0—4MBB0—2MBC0—2MD0—1M主存貯器和CPU之間增加cache的目的是______。A解決CPU和主存之間的速度匹配問題B擴大主存貯器容量C擴大CPU中通用存放器的數量D既擴大主存貯器容量，又擴大CPU中通用存放器的數量單地址指令中為了完成兩個數的算術運算，除地址碼指明的一個操作數外，另一個常需采用______。A堆棧尋址方式B立即尋址方式C隱含尋址方式D間接尋址方式同步控制是______。A只適用于CPU控制的方式B只適用于外圍設備控制的方式C由統(tǒng)一時序信號控制的方式D所有指令執(zhí)行時間都相同的方式8．描述PCI總線中根本概念不正確的句子是______。PCI總線是一個與處理器無關的高速外圍設備PCI總線的根本傳輸機制是猝發(fā)或傳送C.PCI設備一定是主設備D.系統(tǒng)中只允許有一條PCI總線CRT的分辨率為1024×1024像素，像素的顏色數為256，那么刷新存儲器的容量為______。A512KBB1MBC256KBD2MB10．為了便于實現多級中斷，保存現場信息最有效的方法是采用______。A通用存放器B堆棧C存儲器D外存填空題〔每題3分，共24分〕在計算機術語中，將運算器和控制器合在一起稱為A.______，而將B.______和存儲器合在一起稱為C.______。數的真值變成機器碼可采用A.______表示法，B.______表示法，C.______表示法，移碼表示法。廣泛使用的A.______和B.______都是半導體隨機讀寫存儲器。前者的速度比后者快，但C.______不如后者高。形式指令地址的方式，稱為A.______方式，有B.______尋址和C.______尋址。5.CPU從A.______取出一條指令并執(zhí)行這條指令的時間和稱為B.______。由于各種指令的操作功能不同，各種指令的指令周期是C.______。微型機算計機的標準總線從16位的A.______總線，開展到32位的B.______總線和C.______總線，又進一步開展到64位的PCI總線。7．VESA標準是一個可擴展的標準，它除兼容傳統(tǒng)的A.______等顯示方式外，還支持B.______像素光柵，每像素點C.______顏色深度。8．中斷處理過程可以A.______進行。B.______的設備可以中斷C._____的中斷效勞程序。1.A.CPUB.CPUC.主機2.A.原碼B.補碼C.反碼3.A.SRAMB.DRAMC.集程度4.A.指令尋址B.順序C.跳躍5.A.存儲器B.指令周期C.不相同的6.A.ISAB.EISAC.VISA7.A.VGAB.1280×1024C.24位8.A.嵌套B.三.應用題〔11分〕x=-0.01111，y=+0.11001，求[x]補，[-x]補，[y]補，[-y]補，x+y=？，x–y=？解：[x]原=1.01111[x]補=1.10001所以：[-x]補=0.01111[y]原=0.11001[y]補=0.11001所以：[-y]補=1.00111[x]補11.10001[x]補11.10001+[y]補00.11001+[-y]補11.00111[x+y]補00.01010[x-y]補10.11000所以：x+y=+0.01010因為符號位相異，結果發(fā)生溢出〔11分〕假設機器字長16位，主存容量為128K字節(jié)，指令字長度為16位或32位，共有128條指令，設計計算機指令格式，要求有直接、立即數、相對、基值、間接、變址六種尋址方式。解：由條件，機器字長16位，主存容量128KB/2=64KB字，因此MAR=18位，共128條指令，故OP字段占7位。采用單字長和雙字長兩種指令格式，其中單字長指令用于算術邏輯和I/O類指令，雙字長用于訪問主存的指令。OPR1R2OPXR2DOPR1R2OPXR2D159865320尋址方式由尋址模式X定義如下：X=000直接尋址E=D〔64K〕X=001立即數D=操作數X=010相對尋址E=PC+DPC=16位X=011基值尋址E=Rb+D，Rb=16位X=100間接尋址E=〔D〕X=101變址尋址E=RX+D，RX=10位〔11分〕某機字長32位，常規(guī)設計的存儲空間≤32M，假設將存儲空間擴至256M，請?zhí)岢鲆环N可能方案。解：可采用多體交叉存取方案，即將主存分成8個相互獨立、容量相同的模塊M0，M1，M2，…M7，每個模塊32M×32位。它各自具備一套地址存放器、數據緩沖存放器，各自以同等的方式與CPU傳遞信息，其組成結構如圖B3.3：圖B3.3CPU訪問8個存貯模塊，可采用兩種方式：一種是在一個存取周期內，同時訪問8個存貯模塊，由存貯器控制它們分時使用總線進行信息傳遞。另一種方式是：在存取周期內分時訪問每個體，即經過1/8存取周期就訪問一個模塊。這樣，對每個模塊而言，從CPU給出訪存操作命令直到讀出信息，仍然是一個存取周期時間。而對CPU來說，它可以在一個存取周期內連續(xù)訪問8個存貯體，各體的讀寫過程將重疊進行。(11分)圖B3.1所示的處理機邏輯框圖中，有兩條獨立的總線和兩個獨立的存貯器。指令存貯器IM最大容量為16384字〔字長18位〕，數據存貯器DM最大容量是65536字〔字長16位〕。各存放器均有“打入〞〔Rin〕和“送出〞〔Rout〕控制命令，但圖中未標出。圖B3.1設處理機格式為：171090OPX加法指令可寫為“ADDX〔R1〕〞。其功能是〔AC0〕+〔〔Ri〕+X〕→AC1，其中〔〔Ri〕+X〕局部通過尋址方式指向數據存貯器，現取Ri為R1。試畫出ADD指令從取指令開始到執(zhí)行結束的操作序列圖，寫明根本操作步驟和相應的微操作控制信號。解：加法指令“ADDX〔Ri〕〞是一條隱含指令，其中一個操作數來自AC0，另一個操作數在數據存貯器中，地址由通用存放器的內容〔Ri〕加上指令格式中的X量值決定，可認為這是一種變址尋址。因此，指令周期的操作流程圖如圖B3.4：相應的微操作控制信號列在框圖外。圖B3.45．〔11分〕總線的一次信息傳送過程大致分哪幾個階段？假設采用同步定時協(xié)議，請畫出讀數據的時序圖來說明。解：分五個階段：請求總線，總線仲裁，尋址〔目的地址〕，信息傳送，狀態(tài)返回〔錯誤報告〕。如圖B3.5圖B3.56．〔11分〕圖B3.2是從實時角度觀察到的中斷嵌套。試問，這個中斷系統(tǒng)可以實行幾重中斷？并分析圖B3.2的中斷過程。圖B3.2解：該中斷系統(tǒng)可以實行5重中斷，中斷優(yōu)先級的順序是，優(yōu)先權1最高，主程序運行于最低優(yōu)先權〔優(yōu)先權為6〕。圖B3.2中出現了4重中斷。圖B3.2中中斷過程如下：主程序運行到T1時刻，響應優(yōu)先權4的中斷源的中斷請求并進行中斷效勞；到T3時刻，優(yōu)先權4的中斷效勞還未結束，但又出現了優(yōu)先權3的中斷源的中斷請求；暫停優(yōu)先權4的中斷效勞，而響應優(yōu)先權3的中斷。到T4時刻，又被優(yōu)先權2的中斷源所中斷，直到T6時刻，返回優(yōu)先權3的效勞程序，到T7時刻，又被優(yōu)先權1的中斷源所中斷，到T8時刻，優(yōu)先權1的中斷效勞完畢，返回優(yōu)先權3的效勞程序，直到T10優(yōu)先權3的中斷效勞結束，返回優(yōu)先權4的效勞程序，優(yōu)先權4的效勞程序到T11結束，最后返回主程序。圖B3.2中，優(yōu)先權3的效勞程序被中斷2次，而優(yōu)先權5的中斷又產生。本科生期末試卷四一．選擇題〔每題1分，共10分〕1.D2.A3.A，C4.B5.B6.B7.B8.C9.A10.C1.現代計算機內部一般采用二進制形式，我國歷史上的______即反映了二值邏輯的思想，它最早記載在______上，距今以有約______千年。A.八卦圖、論衡、二B.算籌、周脾算經、二C.算籌、九章算術、一D.八卦圖、周易、三2.定點字長的字，采用2的補碼表示時，一個字所能表示的整數范圍是______。A.–128~+127B.–127~+127C.–129~+128D.-128~+1283.下面浮點運算器的描述中正確的句子是：______。A.浮點運算器可用階碼部件和尾數部件實現B.階碼部件可實現加、減、乘、除四種運算C.階碼部件只進行階碼相加、相減和比擬操作D.尾數部件只進行乘法和減法運算4.某計算機字長6位，它的存貯容量是64K，假設按字編址，那么它的尋址范圍是______A.0~64KB.0~32KC.0~64KBD.0~32k5.雙端口存儲器在______情況下會發(fā)生讀/寫沖突。A.左端口與右端口的地址碼不同B.左端口與右端口的地址碼相同C.左端口與右端口的數據碼不同D.左端口與右端口的數據碼相同6.存放器間接尋址方式中，操作數處在______。A.通用存放器B.主存單元C.程序計數器D.堆棧7.微程序控制器中，機器指令與微指令的關系是______。A.每一條機器指令由一條微指令來執(zhí)行B.每一條機器指令由一段微指令編寫的微程序來解釋執(zhí)行C.每一條機器指令組成的程序可由一條微指令來執(zhí)行D.一條微指令由假設干條機器指令組成8.描述PCI總線中根本概念不正確的句子是______。A.PCI總線是一個與處理器無關的高速外圍設備B.PCI總線的根本傳輸機制是猝發(fā)或傳送C.PCI設備一定是主設備D.系統(tǒng)中只允許有一條PCI總線9.一張3.5寸軟盤的存儲容量為______MB，每個扇區(qū)存儲的固定數據是______。A.1.44MB，512BB.1MB，1024BC.2MB，256BD.1.44MB，512KB10.發(fā)生中斷請求的條件是______。A.一條指令執(zhí)行結束B.一次I/O操作結束C.機器內部發(fā)生故障D.一次DMA操作結束二填空題〔每題3分，共24分〕1.2000年超級計算機浮點最高運算速度到達每秒A.______次。我國的B.______號計算機的運算速度到達C.______次，使我國成為美國、日本后第三個擁有高速計算機的國家。2.一個定點數由A.______和B.______兩局部組成。根據小數點位置不同，定點數有C.______和純整數之分。對存儲器的要求是A.______，B.______，C.______。為了解決這三方面的矛盾計算機采用多級存儲體系結構。指令系統(tǒng)是表征一臺計算機性能的重要因素，它的A.______和B.______不僅影響到機器的硬件結構，而且也影響到C.______。當今的CPU芯片除了包括定點運算器和控制器外，還包括A.______，B.______運算器和C.______管理等部件?？偩€是構成計算機系統(tǒng)的A.______，是多個B.______部件之間進行數據傳送的C.______通道每一種外設都是在它自己的A。______控制下進行工作，而A那么通過B.______和C.______相連并受C控制。在計算機系統(tǒng)中，CPU對外圍設備的管理處程序查詢方式、程序中斷方式外，還有A.______方式，B.______方式，和C.______方式。A.10000億次B.神威C.3840億A.符號位B.數值域C.純小數A.容量大B.速度快C.本錢低A.格式B.功能C.系統(tǒng)軟件A.CacheB.浮點C.存儲A.互聯機構B.系統(tǒng)功能C.公共A.設備控制器B.適配器C.主機A.DMAB.通道C.外圍處理機三.應用題1．〔11分〕設[x]補=x0.x1x2…xn。求證：x=-x0+xi2-i證明：當x≥0時，x0=0，[x]補=0.x1x2…xn=xi2-i=x當x<0時，x0=1，[x]補=1.x1x2…xn=2+x所以x=1.x1x2…xn-2=-1+0.x1x2…xn=-1+xi2-i綜合上述兩種情況，可得出：x=-x0+xi2-i〔補碼與真值的關系〕2．〔11分〕指令格式如下所示，其中OP為操作碼，試分析指令格式特點。1812109540OP———源存放器目標存放器解：單字長二地址指令。操作碼字段OP可以指定27=128條指令。源存放器和目標存放器都是通用存放器〔可分別指定32個〕，所以是RR型指令，兩個操作數均存在存放器中。這種指令結構常用于算術邏輯類指令。3．〔11分〕以知cache命中率H=0.98，主存比cache慢四倍，以知主存存取周期為200ns，求cache/主存的效率和平均訪問時間。解：R=Tm/Tc=4；Tc=Tm/4=50nsE=1/[R+〔1-R〕H]=1/[4+〔1-4〕×0.98]=0.94Ta=Tc/E=Tc×[4-3×0.98]=50×1.06=53ns。4．〔11分〕某計算機有8條微指令I1—I8，每條微指令所包含的微命令控制信號見下表，a—j分別對應10種不同性質的微命令信號。假設一條微指令的控制字段僅限8位，請安排微指令的控制字段格式。．解：為了壓縮指令字的長度，必須設法把一個微指令周期中的互斥性微命令信號組合在一個小組中，進行分組譯碼。經分析，〔e,f,h〕和〔b,i,j〕可分別組成兩個小組或兩個字段，然后進行譯碼，可得六個微命令信號，剩下的a,c,d,g四個微命令信號可進行直接控制，其整個控制字段組成如下：01直接控制10f10acdg11g11××××××××××4位2位2位5．〔11分〕〔1〕某總線在一個總線周期中并行傳送4個字節(jié)的數據，假設一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHZ，求總線帶寬是多少？〔2〕如果一個總線中并行傳送64位數據，總線頻率升為66MHZ，求總線帶寬是多少？解：(1)設總線帶寬用Dr表示，總線時鐘周期用T=1/f表示，一個總線周期傳送的數據量用D表示，根據定義可得：Dr＝T/D=D×1/ｆ＝4B×33×106/s64位＝８Ｂ，Dr＝Ｄ×ｆ＝８Ｂ×66×106/s＝528MB/s6．〔11分〕磁盤、磁帶、打印機三個設備同時工作。磁盤以20μs的間隔發(fā)DMA請求，磁帶以30μs的間隔發(fā)DMA請求，打印機以120μs的間隔發(fā)DMA請求，假設DMA控制器每完成一次DMA傳輸所需時間為2μs，畫出多路DMA控制器工作時空圖。解：答案如圖B4.1圖B4.1本科生期末試卷五1．B2.D3.B4.B5.B6．D7.A8.A9.C、D10.A、B、C選擇題〔每題1分，共10分〕1．對計算機的產生有重要影響的是：______。A牛頓、維納、圖靈B萊布尼茲、布爾、圖靈C巴貝奇、維納、麥克斯韋D萊布尼茲、布爾、克雷2．假定以下字符碼中有奇偶校驗位，但沒有數據錯誤，采用偶校校驗的字符碼是______。A11001011B11010110C11000001D110010013．按其數據流的傳遞過程和控制節(jié)拍來看，陣列乘法器可認為是______。A全串行運算的乘法器B全并行運算的乘法器C串—并行運算的乘法器D并—串型運算的乘法器4．某計算機字長32位，其存儲容量為16MB，假設按雙字編址，它的尋址范圍是______。A0—16MBB0—8MC0—8MBD0—16MB5．雙端口存儲器在______情況下會發(fā)生讀/寫沖突。A左端口與右端口的地址碼不同B左端口與右端口的地址碼相同C左端口與右端口的數據碼相同D左端口與右端口的數據碼不同6．程序控制類指令的功能是______。A進行算術運算和邏輯運算B進行主存與CPU之間的數據傳送C進行CPU和I/O設備之間的數據傳送D改變程序執(zhí)行順序7．由于CPU內部的操作速度較快，而CPU訪問一次主存所花的時間較長，因此機器周期通常用______來規(guī)定。A主存中讀取一個指令字的最短時間B主存中讀取一個數據字的最長時間C主存中寫入一個數據字的平均時間D主存中讀取一個數據字的平均時間8．系統(tǒng)總線中控制線的功能是______。A提供主存、I/O接口設備的控制信號響應信號B提供數據信息C提供時序信號D提供主存、I/O接口設備的響應信號9．具有自同步能力的記錄方式是______。ANRZ0BNRZ1C10．IEEE1394的高速特性適合于新型高速硬盤和多媒體數據傳送，它的數據傳輸率可以是______。A100兆位/秒B200兆位/秒C400兆位/秒D300兆位/秒填空題〔每題3分，共24分〕Cache是一種A.______存儲器，是為了解決CPU和主存之間B.______不匹配而采用的一項重要硬件技術?，F開展為多級cache體系，C.______分設體系。RISC指令系統(tǒng)的最大特點是：A.______；B.______;C.______種類少。只有取數/存數指令訪問存儲器。并行處理技術已成為計算計技術開展的主流。它可貫穿于信息加工的各個步驟和階段。概括起來，主要有三種形式A.______并行；B.______并行；C.______并行。4.為了解決多個A.______同時競爭總線，B.______必須具有C.______部件。5.軟磁盤和硬磁盤的A.______原理與B.______方式根本相同，但在C.______和性能上存在較大差異。6．選擇型DMA控制器在A.______可以連接多個設備，而在B.______只能允許連接一個設備，適合于連接C.______設備。7．主存與cache的地址映射有A.______、B.______、C.______三種方式。其中組相連方式適度地兼顧了前二者的優(yōu)點，又盡量防止其缺點，從靈活性、命中率、硬件投資來說較為理想。8．流水CPU是以A.______為原理構造的處理器，是一種非常B.______的并行技術。目前的C.______微處理器幾乎無一例外的使用了流水技術。1.A.高速緩沖B.速度C.指令cache與數據cache2.A.指令條數B.指令長度C.指令格式和尋址方式3.A.時間B.空間C.時間+空間并行4.A.主設備B.控制權C.總線仲裁5.A.存儲B.記錄C.結構6.A.物理B.邏輯C.高速7.A.全相連B.直接相連C.組相連8.A.時間并行性B.經濟而實用C.高性能。應用題〔11分〕CPU執(zhí)行一段程序時，cache完成存取的次數為3800次，主存完成存取的次數為200次，cache存取周期為50ns,主存為250ns,求cache/主存系統(tǒng)的效率和平均訪問時間。解：命中率H=Ne/〔NC+Nm〕=3800/(3800+200)=0.95主存慢于cache的倍率：r=tm/tc=250ns/50ns=5訪問效率：e=1/[r+(1–r)H]=1/[5+(1–5)×0.95]=83.3%平均訪問時間：ta=tc/e=50ns/0.833=60ns〔11分〕某加法器進位鏈小組信號為C4C3C2C1，低位來的信號為C0，請分別按下述兩種方式寫出C4C3C2C1的邏輯表達式?！?〕串行進位方式〔2〕并行進位方式解：〔1〕串行進位方式：C1=G1+P1C0其中：G1=A1B1，P1=A1⊕BC2=G2+P2C1G2=A2B2，P2=A2C3=G3+P3C2G3=A3B3,P3=AC4=G4+P4C3G4=A4B4,P4=A(2)并行進位方式：C1=G1+P1C0C2=G2+P2G1+P2P1C3=G3+P3G2+P3P2G1+P3P2PC4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2其中G1—G4，P1—P4表達式與串行進位方式相同?！?1分〕圖B5.1所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路，后者可在A組跨接端和B組跨接端之間分別進行接線。74LS139是2：4譯碼器，使能端G接地表示譯碼器處于正常譯碼狀態(tài)。要求：完成A組跨接端與B組跨接端內部的正確連接，以便使地址譯碼電路按圖的要求正確尋址。圖B5.1解：根據圖B5.3中，ROM1的空間地址為0000H——3FFFH，ROM2的地址空間地址為4000H——7FFFH，RAM1的地址空間為C000H——DFFFH，RAM2的地址空間為E000H——FFFFH。圖B5.3對應上述空間，地址碼最高4位A15——A12狀態(tài)如下：0000——0011ROM10100——0111ROM21100——1101RAM11110——1111RAM22：4譯碼器對A15A12兩位進行譯碼，產生四路輸出，其中：y0=00對應ROM1，y1=01對應ROM2，y3=11對應RAM1和RAM2。然后用A13區(qū)分是RAM1〔A13還是RAM2〔A13=1〕，此處采用局部譯碼。由此，兩組端子的連接方法如下：1——6，2——5，3——7，8——12，11——14，9———3〔11分〕運算器結構如圖B5.2所示，R1，R2，R3是三個存放器，A和B是兩個三選一的多路開關，通路的選擇由AS0,AS1和BS0，BS1端控制，例如BS0BS1=11時，選擇R3，BS0BS1=01時，選擇R1……，ALU是算術/邏輯單元。S1S2為它的兩個操作控制端。其功能如下：圖B5.2S1S2=00時，ALU輸出=AS1S2=01時，ALU輸出=A+B S1S2=10時，ALU輸出=A–BS1S2=11時，ALU輸出=A⊕B請設計控制運算器通路的微指令格式。解：采用水平微指令格式，且直接控制方式，順序控制字段假設4位，其中一位判別測試位：AS0AS1S1S2AS0AS1S1S2BS0BS1LDR1，LDR2，LDR3PμAR1，μAR2，μAR3←——————————直接控制———————————→←——順序控制當P=0時，直接用μAR1——μAR3形成下一個微地址。當P=1時，對μAR3進行修改后形成下一個微地址?！?1分〕集中式仲裁有幾種方式？畫出獨立請求方式的邏輯圖，說明其工作原理。解：有三種方式：鏈式查詢方式、計數器定時查詢方式、獨立請求方式。獨立請求方式結構圖如圖B5.4：圖B5.4〔11分〕單級中斷中，采用串行排隊鏈法來實現具有公共請求線的中斷優(yōu)先級識別，請畫出中斷向量為001010，001011，001000三個設備的判優(yōu)識別邏輯圖。解：邏輯圖如圖B5.5：圖B5.5本科生期末試卷六1D2B3B4C5D6B7C8A9A10B選擇題〔每題1分，共10分〕完整的計算機應包括______。A運算器、存儲器、控制器；B外部設備和主機；C主機和實用程序；D配套的硬件設備和軟件系統(tǒng)；用64位字長〔其中1位符號位〕表示定點小數時，所能表示的數值范圍是______。A[0，264–1]B[0，263–1]C[0，262–1]D[0，263]四片74181ALU和1片74812CLA器件相配合，具有如下進位傳遞功能______。A行波進位；B組內先行進位，組間先行進位；C組內先行進位，組間行波進位；D組內行波進位，組間先行進位；某機字長32位，存儲容量為1MB，假設按字編址，它的尋址范圍是______。A0—1MB0—512KBC0—256KD0—256KB某一RAM芯片，其容量為512×8位，除電源和接地端外，該芯片引出線的最小數目應是______。A23B25C50D196．堆棧尋址方式中，設A為通用存放器，SP為堆棧指示器，MSP為SP指示器的棧頂單元，如果操作的動作是：〔A〕→MSP，〔SP〕-1→SP，那么出棧的動作應是______。A〔MSP〕→A，〔SP〕+1→SP；B〔SP〕+1→SP，〔MSP〕→A；C〔SP〕-1→SP，〔MSP〕→A；D〔MSP〕→A，〔SP〕-1→SP；7．指令周期是指______。ACPU從主存取出一條指令的時間；BCPU執(zhí)行一條指令的時間；CCPU從主存取出一條指令加上CPU執(zhí)行這條指令的時間；D時鐘周期時間；8．在______的微型計算機系統(tǒng)中，外設可和主存貯器單元統(tǒng)一編址，因此可以不使用I/O指令。A單總線B雙總線C三總線D多總線9．在微型機系統(tǒng)中，外圍設備通過______與主板的系統(tǒng)總線相連接。A適配器B設備控制器C計數器D存放器10．CD—ROM光盤的標準播放時間為60分鐘。在計算模式1情況下，光盤的存儲容量為______。A601MBB527MBC630MBD530MB填空題〔每題3分，共24分〕1．計算機的硬件包括A.______，B.______，C.______適配器，輸入輸出局部。2．按IEEE764標準，一個浮點數由A.______，階碼E，尾數m三局部組成。其中階碼E的值等于指數的B.______加上一個固定C.______。3．存儲器的技術指標有A.______，B.______，C.______，存儲器帶寬。4．指令操作碼字段表征指令的A.______，而地址碼字段指示B.______。微小型機多采用C.______混合方式的指令格式。CPU中至少有如下六類存放器，除了A.______存放器，B.______計數器，C.______存放器外，還應有通用存放器，狀態(tài)條件存放器，數據緩沖存放器。6．總線有A.______特性，B.______特性，電氣特性，C.______特性。7．不同的CRT顯示標準所支持的最大A.______和B.______數目是C.______的。8．中斷處理需要有中斷A.______，中斷B.______產生，中斷C.______等硬件支持。1.A.運算器B.存儲器C.控制器2.A.符號位SB.基值EC.偏移量3.A.存儲容量B.存儲時間C.存儲周期4.A.操作B.特征與功能C.操作數的地址5.A.指令B.程序C.地址6.A.物理B.功能C.機械7.A.分辨率B.顏色C.不同8.A.優(yōu)先級仲裁B.向量C.控制邏輯三.應用題〔11分〕設有兩個浮點數N1=2j1×S1,N2=2j2×S2,其中階碼2位，階符1位，尾數四位，數符一位。設：j1=(-10)2,S1=(+0.1001)2j2=(+10)2,S2=(+0.1011)2求：N1×N2，寫出運算步驟及結果，積的尾數占4位，要規(guī)格化結果，用原碼陣列乘法器求尾數之積。解：〔1〕浮點乘法規(guī)那么：N1×N2=〔2j1×S1〕×〔2j2×S2〕=2〔j1+j2〕×〔S1×S2〕碼求和：j1+j2=0〔3〕尾數相乘：被乘數S1=0.1001，令乘數S2=0.1011，尾數絕對值相乘得積的絕對值，積的符號位=0⊕0=0。按無符號陣乘法器運算得：N1×N2=20×0.01100011〔4〕尾數規(guī)格化、舍入〔尾數四位〕N1×N2=〔+0.01100011〕2=〔+0.1100〕2×2〔-01〕2〔11分〕某8位機的主存采用半導體存貯器，地址碼為18位，假設使用4K×4位RAM芯片組成該機所允許的最大主存空間，并選用模塊條的形式，問：假設每個摸條為32K×8位，共需幾個模塊條？每個模塊內共有多少片RAM芯片？主存共需多少RAM芯片？CPU如何選擇各模塊條？解：〔1〕由于主存地址碼給定18位，所以最大存儲空間為218=256K，主存的最大容量為256KB。現每個模塊條的存儲容量為32KB，所以主存共需256KB/32KB=8塊板?！?〕每個模塊條的存儲容量為32KB，現使用4K×4位的RAM芯片拼成4K×8位〔共8組〕，用地址碼的低12〔A0——A11〕直接接到芯片地址輸入端，然后用地址的高3位〔A14——A12〕通過3：8譯碼器輸出分別接到8組芯片的選片端。共有8×2=16個RAM。據前面所得，共需8個模條，每個模條上有16片芯片，故主存共需8×16=128片RAM芯片。〔11分〕圖B6.1是某SRAM的寫入時序，其中R/W是讀、寫命令控制線，當R/W線為低電平時，存貯器按給定地址把數據線上的數據寫入存貯器。請指出圖中時序的錯誤，并畫出正確的寫入時序。圖B6.1解：寫入存貯器時時序信號必須同步。通常，當R/W線加負脈沖時，地址線和數據線的電平必須是穩(wěn)定的。當R/W線一到達邏輯0電平時，數據立即被存貯。因此，當R/W線處于低狀態(tài)時，如果數據線改變數值，那么存貯器將存貯新的數據⑤。同樣，當R/W線處于低狀態(tài)時，地址發(fā)生了變化，那么同樣的數據將存貯到新的地址〔②或③正確的寫入時序圖如以下圖所示：圖B6.3〔11分〕某計算機有如下部件：ALU，移位器，主存M，主存數據存放器MDR，主存地址存放器MAR，指令存放器IR，通用存放器R0——R3，暫存器C和D。請將各邏輯部件組成一個數據通路，并標明數據流向。畫出“ADDR1，〔R2〕+〞指令的指令周期流程圖，指令功能是〔R1〕+〔〔R2〕〕→R1。移位器MBRR0IR移位器MBRR0IRR1R1PCMMR2CR2CMARR3MARR3D圖B6.2解：〔1〕各功能部件聯結成如下圖數據通路：移位器MBRR0IR移位器MBRR0IRR1PCR1PCMR2CALU+1MR2CMARR3DMARR3D圖B6.4〔PC〕→MAR〔2〕此指令為RS型指令，一個操作數在R1中，另一個操作數在R2為地址的內存單元中，相加結果放在R1中?！睵C〕→MARM→MBRM→MBR→IR，〔PC〕+1PC+1，為取下條指令做好準備譯碼譯碼〔R1〕→C〔R1〕→C〔R2〕→MAR〔R2〕→MARM→MBR→D=3\*GB3③M→MBR→D〔C〕+〔D〕→〔C〕+〔D〕→R1=4\*GB3④圖B6.5(說明)：①：取R1操作數→C暫存器。②：送地址到MAR。③：取出內存單元中的操作數→D暫存器。④：相加后將和數→R1?！?1分〕集中式仲裁有幾種方式？畫出計數器定時查詢方式的邏輯結構圖，說明其工作原理。．解：有三種方式：鏈式查詢方式，計數器定時查詢方式，獨立請求方式。計數器定時查詢方式邏輯結構圖如下：圖B6.6〔11分〕刷存的主要性能指標是它的帶寬。實際工作時顯示適配器的幾個功能局部要爭用刷存的帶寬。假定總帶寬的50%用于刷新屏幕，保存50%帶寬用于其他非刷新功能。假設顯示工作方式采用分辨率為1024×768，顏色深度為3B，幀頻〔刷新速率〕為72HZ，計算總帶寬。為到達這樣高的刷存帶寬，應采取何種技術措施？解：〔1〕因為刷新所需帶寬=分辨率×每個像素點顏色深度×刷新速度所以1024×768×3B×72/S=165888KB/S=162MB/S〔2〕為到達這樣高的刷存帶寬，可采用如下技術措施：使用高速的DRAM芯片組成刷存。刷存采用多體交錯結構。刷存內顯示控制器的內部總線寬度由32位提高到64位，甚至到128位。刷存采用雙端口存儲器結構，將刷新端口與更新端口分開。本科生期末試卷七一選擇題〔每題1分,共10分〕1．C2.B3．B4．C5．C6．B7．B8．D9．C10．至今為止，計算機中的所有信息仍以二進制方式表示的理由是______。A．節(jié)約元件；B運算速度快；C物理器件的性能決定；D信息處理方便；用32位字長〔其中1位符號位〕表示定點小數是，所能表示的數值范圍是______。A[0，1–2-32]B[0，1–2-31]C[0，1–2-30]D[0，1]X為整數，且[X]補=10011011，那么X的十進制數值是______。A+155B–101C–155D+101貯存器是計算機系統(tǒng)的記憶設備，它主要用來______。A存放數據B存放程序C存放數據和程序D存放微程序某微型機算計系統(tǒng)，其操作系統(tǒng)保存在軟盤上，其內貯存器應該采用______。ARAMBROMCRAM和ROMDCCP指令系統(tǒng)采用不同尋址方式的目的是______。A實現存貯程序和程序控制；B縮短指令長度，擴大尋址空間，提高編程靈活性；C可直接訪問外存；D提供擴展操作碼的可能并降低指令譯碼的難度；在CPU中跟蹤指令后繼地址的存放器是______。A主存地址存放器B程序計數器C指令存放器D狀態(tài)條件存放器系統(tǒng)總線地址的功能是______。A選擇主存單元地址；B選擇進行信息