數(shù)據(jù)采集系統(tǒng)與微機(jī)的接口.ppt

第三章 數(shù)據(jù)采集系統(tǒng) 數(shù)據(jù)采集系統(tǒng)與微機(jī)的接口,數(shù)據(jù)采集系統(tǒng)主要實(shí)現(xiàn)從現(xiàn)場采集數(shù)據(jù)，由微處理器分析處理或顯示打印，為現(xiàn)場操作者提供操作指導(dǎo)等功能。,數(shù)據(jù)采集系統(tǒng)組成（1）,多路開關(guān)MUX、測量放大器、采樣-保持、模數(shù)轉(zhuǎn)換、微機(jī)接口、應(yīng)用軟件,數(shù)據(jù)采集系統(tǒng)組成（2）,數(shù)據(jù)采集系統(tǒng)與微機(jī)之間的接口（interface)：實(shí)現(xiàn)微機(jī)（微處理器）與多路開關(guān)、采樣保持電路、ADC等部件之間信息的傳輸。,硬件接口：為兩個設(shè)備提供物理連接，利用硬件技術(shù)來完成接口的設(shè)備稱為接口電路。微處理器（微機(jī)）的接口電路，在于解決微機(jī)系統(tǒng)與外部世界的連接。 數(shù)據(jù)線、緩沖、鎖存、地址譯碼、片選、讀/寫、中斷,軟件接口：為兩個程序之間提供通信。 協(xié)議、驅(qū)動程序、應(yīng)用程序,一 數(shù)據(jù)采集系統(tǒng)對微機(jī)接口的要求,一個基本的外設(shè)接口,“外設(shè)接口”是“CPU”與“外設(shè)”之間傳遞信息的控制電路。 是“CPU”與“外設(shè)”之間傳送信息的一個“界面”、一個連接部件。 外設(shè)接口一邊通過CPU的三總線（或微機(jī)總線）同CPU連接，一邊通過三種信息數(shù)據(jù)信息、控制信息和狀態(tài)信息同外設(shè)連接。,外設(shè)接口的功能 （1）轉(zhuǎn)換信息的格式 （2）提供聯(lián)絡(luò)信號 （3）協(xié)調(diào)定時差異 （4）進(jìn)行譯碼選址 （5）實(shí)現(xiàn)電平轉(zhuǎn)換 （6）具備時序控制 （7）最好可編程序,數(shù)據(jù)采集系統(tǒng)對微機(jī)接口的要求：,（1）具有能與系統(tǒng)總線相連接的數(shù)據(jù)緩沖器和多根數(shù)據(jù)線。由于接口電路是掛在系統(tǒng)總線上的，只有接口電路為三態(tài)輸出時才不會對數(shù)據(jù)產(chǎn)生影響。傳輸數(shù)據(jù)在接口電路被激活之前先保存在數(shù)據(jù)緩沖器內(nèi)。 （2）應(yīng)有地址譯碼和片選功能，以便微機(jī)能通過尋址對其進(jìn)行訪問。 （3）應(yīng)有地址或數(shù)據(jù)鎖存功能。因?yàn)橥獠吭O(shè)備送到接口電路的信息，微機(jī)不一定有空讀取，此時接口應(yīng)把信息暫時鎖存，以待微機(jī)空閑時讀取。 （4）具有中斷請求和處理的功能，以便微機(jī)能通過中斷來讀取或輸出信息。,二 常用接口芯片,在外設(shè)接口電路中，常用緩沖器、數(shù)據(jù)收發(fā)器和鎖存器等器件對傳輸過程中的信息進(jìn)行放大、隔離以及鎖存。,（1）8位3態(tài)D鎖存器 74LS373 8D鎖存器，具有三態(tài)驅(qū)動輸出，由8個D門組成，8個輸入端1D8D、8個輸出端1Q8Q，2個控制端OC和C。,8D型鎖存器74LS373功能表,舉例：在許多設(shè)備中常需要顯示計(jì)數(shù)器的計(jì)數(shù)值，計(jì)數(shù)值通常以8421BCD碼計(jì)數(shù)，并以七段數(shù)碼顯示器顯示。 問題：如果計(jì)數(shù)器的計(jì)數(shù)速度高，人眼則無法辨認(rèn)顯示的字符。 措施：在計(jì)數(shù)器和譯碼器之間加入鎖存器，就可控制數(shù)據(jù)顯示的時間。,若鎖存信號C0時，數(shù)據(jù)被鎖存，譯碼顯示電路穩(wěn)定顯示鎖存的數(shù)據(jù)。,三態(tài)輸出的八緩沖器和線驅(qū)動器； 8個輸入端，分為兩路1A11A4，2A12A4； 8個輸出端，分為兩路1Y11Y4，2Y12Y4； 分別由2個門控信號 和 控制； 和 為低，芯片工作，Y = A； 74LS244緩沖器主要用于三態(tài)輸出的存儲地址驅(qū)動器、時鐘驅(qū)動器和總線定向接收器和定向發(fā)送器等。74LS244緩沖后，輸入信號被驅(qū)動，輸出信號的驅(qū)動能力加大了。 常用的緩沖器還有74LS240和74LS241等。,（2）8位三態(tài)單向驅(qū)動器74LS244,74LS244緩沖器邏輯電路和引腳圖,74LS244的端口地址由P2.7決定，故端口地址可取7FFFH，通過下列指令可從該端口輸入數(shù)據(jù)。 MOV DPTR，#7FFFH ；DPTR指向74LS244端口 MOVX A，DPTR ；輸入數(shù)據(jù),74LS245是一種三態(tài)輸出的8總線收發(fā)器。 該收發(fā)器有16個雙向傳送的數(shù)據(jù)端，即A1A8，B1B8，另有二個控制端使能端 ，方向控制端 DIR 。 該芯片的功能如表所示。 74LS245通常用于數(shù)據(jù)的雙向傳送、緩沖和驅(qū)動。常用的數(shù)據(jù)收發(fā)器還有74LS243，Intel 8286、8287等。,（3）8D三態(tài)雙向緩沖器74LS245,74LS245八總線收發(fā)器邏輯電路和引腳圖,74LS245的真值表,應(yīng)用舉例 （1） 74LS373、245、244在PC/XT機(jī)中的應(yīng)用,8088發(fā)出的地址總線、數(shù)據(jù)總線和控制總線要經(jīng)過一些總線接口器件變成系統(tǒng)總線中的對應(yīng)信號； 8288總線控制器是控制總線的接口器件； 地址總線和數(shù)據(jù)總線的接口部件為： 1. 地址鎖存器74LS373； 2. 地址緩沖器74LS244； 3. 數(shù)據(jù)收發(fā)器74LS245。,（2） 用于一般的總線驅(qū)動電路 8086系統(tǒng)中，存儲器和I/O接口較多，須在CPU總線和系統(tǒng)總線之間加接總線驅(qū)動電路，要求在加接驅(qū)動電路后CPU仍能進(jìn)行常規(guī)的存儲器讀寫、I/O讀寫、中斷響應(yīng)、總線請求響應(yīng)以及在RESET有效時的相應(yīng)操作。,二 典型數(shù)據(jù)采集系統(tǒng)的微機(jī)接口電路,微機(jī)與多路模擬開關(guān)MUX接口電路 微機(jī)與ADC接口電路 地址譯碼器接口電路 微機(jī)與DAC接口電路。,片選信號,1微機(jī)與多路模擬開關(guān)MUX接口電路,多路模擬轉(zhuǎn)換開關(guān)常采用8路模擬轉(zhuǎn)換開關(guān)CD4051。CD4051是由地址譯碼器和多路雙向模擬開關(guān)組成的8路模擬轉(zhuǎn)換開關(guān)，引腳功能如下：,X0X7：輸入； X： 輸出，可以通過外部地址（C，B，A引腳）選擇8路輸入中的某1路與輸出X接通; VDD和VEE ：提供工作電源，其幅值不得低于模擬信號； INH：禁止控制輸入，輸入高電平時，多路開關(guān)中各開關(guān)均不通，輸出呈高阻態(tài)。,實(shí)現(xiàn)D/A轉(zhuǎn)換器和微型計(jì)算機(jī)接口技術(shù)的關(guān)鍵是數(shù)據(jù)鎖存問題。有些D/A轉(zhuǎn)換器芯片本身帶有鎖存器，但也有些D/A從轉(zhuǎn)換器芯片本身不帶鎖存器。此時一些并口芯片如8212，74LS273及可編程的并行I/O接口芯片8255A均可作為D/A轉(zhuǎn)換的鎖存器。 A/D和D/A與微機(jī)的接口有串行接口和并行接口之分。本章主要介紹并行D/A和A/D轉(zhuǎn)換的并行接口。目前大多數(shù)A/D轉(zhuǎn)換器（高速）都內(nèi)含采樣保持器，所以，此處不考慮采樣保持器。,2微機(jī)與DAC的接口,（1）D/A轉(zhuǎn)換器及其連接特性,1）DAC的主要參數(shù),分辨率:DAC能轉(zhuǎn)換的二進(jìn)制數(shù)的位數(shù)。位數(shù)越多,分辨率越高。 轉(zhuǎn)換時間:從輸入數(shù)字量到轉(zhuǎn)換結(jié)束,輸出達(dá)到最終值并穩(wěn)定所需的時間。電流型:幾百ns幾s;電壓型:運(yùn)算放大器的響應(yīng)時間。 精度:DAC實(shí)際輸出電壓與理論值之間的誤差。單位:LSB 線性度:當(dāng)數(shù)字量變化時,輸出模擬量按比例變化的程度。 線性誤差:模擬輸出偏離理想輸出的最大值。,2）DAC的連接特性,輸入緩沖能力:是否外加數(shù)據(jù)鎖存器 輸入數(shù)據(jù)的寬度(分辨率):與系統(tǒng)數(shù)據(jù)總線寬度比較數(shù)據(jù)幾次輸入 輸入數(shù)據(jù)碼制:二進(jìn)制、BCD碼或補(bǔ)碼、偏移二進(jìn)制碼 輸出模擬量的類型:電壓型、電流型 輸出模擬量的極性:單極性、雙極性,（2）D/A轉(zhuǎn)換器與微處理器的接口方法,1）接口的任務(wù) 數(shù)據(jù)緩沖,無條件傳送,2）接口的結(jié)構(gòu)形式,直接與CPU相連有輸入鎖存能力 采用中小規(guī)模邏輯芯片與CPU相連 利用通用并行接口芯片與CPU相連 采用GAL器件,（3）D/A轉(zhuǎn)換器接口電路設(shè)計(jì)以DAC0832為例,DAC08328位DAC,內(nèi)部有兩級三態(tài)緩沖器。 ILE=1,CS=WR1=0,寫入第1級緩沖器。 XFER=WR2=0,寫入第2級緩沖器,并開始轉(zhuǎn)換。,DAC0832的主要特性,DAC0832的工作方式,1)直通方式,用8255A作接口,轉(zhuǎn)換N MOV AL,N OUT Port, AL,2）單緩沖方式：單緩沖方式是指DAC0832內(nèi)部的兩個數(shù)據(jù)緩沖器有一個處于直通方式，另一個處于受單片機(jī)控制的方式。,DAC0832的數(shù)字量輸入鎖存和DA轉(zhuǎn)換輸出分兩步完成。首先，將數(shù)字量輸入到各路DA轉(zhuǎn)換器的輸入寄存器，然后，控制各路DA轉(zhuǎn)換器，使各路DA轉(zhuǎn)換器輸入寄存器中的數(shù)據(jù)，同時進(jìn)入DAC寄存器，并轉(zhuǎn)換輸出。所以，在這種工作方式下，DAC0832占用兩個IO地址，輸入寄存器和DAC寄存器各占一個IO地址。,3）雙緩沖方式,轉(zhuǎn)換N MOV AL,N OUT P1,AL OUT P2,AL,應(yīng)用：多個模擬通道要求同時更新數(shù)據(jù),將所有0832的ILE接高電平,WR1、WR2與IOW相連,CS和XFER的連接如圖。設(shè)要求同時更新的數(shù)據(jù)依次為N1、N2Nn，則程序段：,單片機(jī)與DAC0832的接口,DAC0832具有數(shù)字量的輸入鎖存功能，可以和單片機(jī)的P0口直接相連。單片機(jī)與DAC0832的接口，可根據(jù)需要按雙緩沖器方式、單級緩沖器方式和直通方式聯(lián)接。,1）單緩沖器連接方式,ILE接+5V，片選信號及數(shù)據(jù)傳輸信號都與地址選擇線P2.7相連，地址為7FFFH，兩級寄存器的寫信號都由CPU的P2.7端控制。數(shù)字量可以直接從MCS-51的P0口送入DAC0832。當(dāng)?shù)刂愤x擇線選擇好DAC0832后，只要輸出控制信號，DAC0832就能一次完成數(shù)字量的輸入鎖存和D/A轉(zhuǎn)換輸出。,執(zhí)行下列幾條指令就可以完成一次D/A轉(zhuǎn)換： MOV DPTR, #7FFFH ; 地址指向DAC0832 MOV A, #DATA ; 待轉(zhuǎn)換的數(shù)字量DATA 送累加器A MOVX DPTR, A ; 數(shù)字量送P2.7指向的地址， 有效時完成一次D/A輸入,WAVE：MOV DPTR，#addr；輸入寄存器和 DAC寄存器地址 MOV A，DATA0 ；數(shù)字量初值 LOOP： MOVX DPTR，A CJNE A，DATAEND，MORE SJMP WAVE MORE：INC A SJMP LOOP,利用上圖所示電路，產(chǎn)生鋸齒波信號。,）雙緩沖器連接方式,從X、Y同步輸出不同電壓的程序： MOV DPTR，#addr1 ；1#輸入寄存器地址 MOV A，DATA1 ；數(shù)字量送A MOV DPTR，A ；數(shù)字量送1輸入寄存器 MOV DPTR，#addr2 ；2#輸入寄存器地址 MOV A，DATA2 ；數(shù)字量送A MOV DPTR，A ；數(shù)字量送輸入寄存器 MOV DPTR，#addr3 ；1#、2#DAC寄存器地址 MOV DPTR，A ；1#、2#輸入寄存器的數(shù)字量、分別同時送1#、2#DAC寄存器，并同時轉(zhuǎn)換，同步輸出,利用此電路輸出一對同步信號，如從X、Y輸出一組同步的鋸齒波和正弦波信號,D/A轉(zhuǎn)換器接口電路設(shè)計(jì)12位DAC,1)無三態(tài)輸入緩沖器、12位DAC,數(shù)據(jù)分兩次寫入, 外加兩級輸入緩沖器,左對齊:,右對齊:,轉(zhuǎn)換數(shù)據(jù)123H MOV AX,0123H OUT P0,AL MOV AL,AH OUT P1,AL,2)有三態(tài)輸入緩沖器12位DAC DAC1210,內(nèi)部有兩級緩沖器,左對齊方式輸入。數(shù)據(jù)內(nèi)部結(jié)構(gòu)與DAC0832類似。,應(yīng)用舉例將數(shù)據(jù)123H送給DAC1210進(jìn)行轉(zhuǎn)換,A/D轉(zhuǎn)換器(ADC):將模擬量轉(zhuǎn)換成數(shù)字量的線性電路器件,按分辨率分:4位、8位、10位、12位,3微機(jī)與ADC的接口電路,1）ADC的主要參數(shù),分辨率:ADC能轉(zhuǎn)換成的二進(jìn)制數(shù)的位數(shù)。位數(shù)越多,分辨率越高 轉(zhuǎn)換時間:從輸入啟動信號到轉(zhuǎn)換結(jié)束,得到穩(wěn)定的數(shù)字量所需的時間 精度、線性度：同DAC,2）ADC的外部特性,3)ADC與微處理器的接口方法, ADC與CPU的連接,分辨率:是否高于系統(tǒng)數(shù)據(jù)總線的寬度 數(shù)據(jù)輸出結(jié)構(gòu):是否有三態(tài)緩沖功能 啟功方式:脈沖啟動(讀寫脈沖)/電平啟動(經(jīng)鎖存) 數(shù)據(jù)傳送方式:查詢、中斷、DMA、板上RAM方式, ADC接口的主要操作, ADC接口電路的結(jié)構(gòu)形式,直接與CPU相連有三態(tài)緩沖能力 采用中小規(guī)模邏輯芯片與CPU相連 利用通用并行接口芯片與CPU相連 采用GAL器件, ADC數(shù)據(jù)的傳送,查詢方式 中斷方式 DMA方式:高速ADC 板上RAM方式:超高速ADC,4)查詢方式A/D轉(zhuǎn)換器接口電路設(shè)計(jì),有三態(tài)輸出鎖存器、12位ADCAD574A,AD574A的主要特性分辨率可選(8位/12位),單通道,逐次逼近型,負(fù)脈沖啟動,轉(zhuǎn)換時間25s。,硬件連接,軟件編程,12位轉(zhuǎn)換,數(shù)據(jù)分兩次讀出,查詢方式,采集64個數(shù)據(jù)左對齊存入BUF為首址的內(nèi)存。,無三態(tài)輸出鎖存器、12位ADCADC1210,外加輸出鎖存器,WAIT:,多通道、8位ADCADC0809,8個模擬通道、逐次逼近型,正脈沖啟動,有三態(tài)輸出鎖存器,IN0IN7:通道07的模擬量輸入 D07:數(shù)字量輸出 ADDC、ADDB、ADDA:通道(07)選擇 ALE:通道地址鎖存,正脈沖有效 START:啟動信號,正脈沖有效,上升沿所有寄存器清0,下降沿開始轉(zhuǎn)換 EOC:轉(zhuǎn)換結(jié)束,高有效 OE:允許輸出,高有效,通常，通道選擇由數(shù)據(jù)信號完成。START與ALE相連:選擇通道的同時啟動。,硬 件 連 接,軟件編程： 依次對8個通道采樣,共采集256個數(shù)據(jù),存于BUF區(qū)中,本章首頁,5）中斷方式ADC接口電路設(shè)計(jì),單板機(jī)系統(tǒng)中斷方式的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì),要 求,以TP86為控制器,對單通道模擬信號采集512個8位數(shù)據(jù),中斷方式存BUF,并送入DAC.,硬件分析與設(shè)計(jì),ADC0804;DAC0832;8259A,ADC0804的工作特性,ADC0804:8位,內(nèi)部有三態(tài)鎖存器,負(fù)脈沖啟動 INTR:轉(zhuǎn)換結(jié)束信號,低有效 CS=WR=0,啟動;CS=RD=0,結(jié)果輸出,硬件連接,中斷控制分析,ADC0804的INTR反相后 向8259A的IR0申請中斷,軟件編程,ADC0804的地址:FFD4H;DAC0832的地址FFD6H 8259A的地址:FFDCH、FFDEH,MCS-51與ADC0809的中斷方式接口 ADC0809與805l之間的接口電路如圖所示。ADC0809時鐘信號由單片機(jī)的ALE信號分頻獲得。ADC0809通道地址由P0 口的低3位直接與ADC0809的A、B、C相連。,ADC0809和8XX51的連接,ALE,273,1,D0,D7,Q0,Q1,Q2,373,G,1,INT1,P0,8XX51,RD,WR,CLK,Q,ALE,D,Q,8,8,P2.7,+5V,1,1,轉(zhuǎn)換結(jié)束信號EOC根據(jù)不同的方式和單片機(jī)的連接方式不同： 采用延時方式 EOC懸空，在啟動轉(zhuǎn)換后延時 100 s，再讀轉(zhuǎn)換結(jié)果； 采用查詢方式時，可將EOC接并行口(P1或P3)的某線，檢測EOC變高后，再讀入轉(zhuǎn)換結(jié)果。 采用中斷方式可將EOC經(jīng)非門反相接到單片機(jī)的中斷請求端，一旦轉(zhuǎn)換完成EOC變?yōu)楦唠娖?，?XX51提出中斷請求，進(jìn)入中斷服務(wù)后讀入轉(zhuǎn)換結(jié)果。 上圖為一個中斷方式的接口電路。,采用延時方法，對N(N8)路模擬信號進(jìn)行AD轉(zhuǎn)換，轉(zhuǎn)換后的N個數(shù)據(jù)順序存放到起始地址為data_addr數(shù)據(jù)存區(qū)。 ADST：MOV R1，#data_addr ；置數(shù)據(jù)區(qū)首地址指針 MOV DPTR，#addr_ch1 ；指向第個通道 MOV R2，#0NH ；通道個數(shù) LOOP：MOVX DPTR，A ；啟動AD轉(zhuǎn)換 CALL DELAY ；延時 MOVX A，DPTR ；讀取轉(zhuǎn)換結(jié)果 MOV R1，A ；結(jié)果轉(zhuǎn)存到數(shù)據(jù)區(qū) INC DPTR ；指向下一地址 INC R1 ；修改數(shù)據(jù)區(qū)指針 DJNZ R2，LOOP ；若N路未轉(zhuǎn)換完則繼續(xù)轉(zhuǎn)換,采用中斷方式，對N（N8）路模擬信號進(jìn)行AD轉(zhuǎn)換。 初始化程序： ADST： MOV R1，#dat_addr ；數(shù)據(jù)暫存區(qū)首地址 MOV R2，#0NH ；共N路 SETB ITl ；INT1下降沿觸發(fā) SETB EA ；中斷允許 SETB EX1 ；開中斷1 MOV DPTR，#addr_ch1；指向第1通道 MOVX DPTR，A ；啟動AD轉(zhuǎn)換 MOV A，R2 ；通道數(shù)送A LOOP： JNZ LOOP ；N路未轉(zhuǎn)換完等中斷,中斷服務(wù)程序： MOVX A，DPTR ；讀取AD轉(zhuǎn)換結(jié)果 MOVX R1，A ；存AD轉(zhuǎn)換結(jié)果 INC DPTR ；下一個通道 INC R1 ；下一個數(shù)據(jù)存放單元 MOVX DPTR，A ；啟動下一個通道 DEC R2 ；通道數(shù)減1 MOV A，R2 RETI ；中斷返回,LS244 數(shù)據(jù)緩沖功能 雙向傳輸功能 1G=2G=1:輸出高阻態(tài)，ADC0804與數(shù)據(jù)總線隔離。 1G=0:信號從左到右 1A11A4與1Y11Y4相通 2G0：信號從右到左 2A12A4與2Y12Y4相通,LS245 八總線收發(fā)器 G=1:A、B高阻態(tài)，接口數(shù)據(jù)總線與微機(jī)數(shù)據(jù)總線隔離。 G=0,DIR=0: 信號從B到A G=0,DIR=1：信號從A到B,工 作 原 理：,IOR=IOW=1：1G=2G=1，ADC0804輸出高阻態(tài)，與數(shù)據(jù)總線隔離。 IOR0，IOW=1： 1G=0,CPU通過讀取LS244 1Y1的值查詢ADC的INTR狀態(tài)（是否已完成轉(zhuǎn)換）； DIR=IOR&IOW=0,數(shù)據(jù)由接口數(shù)據(jù)總線傳向微機(jī)數(shù)據(jù)總線。 IOR1，IOW=0： 2G=0,CPU通過向LS244 2Y3、2Y4寫值來啟動ADC或讀取ADC轉(zhuǎn)換后的數(shù)據(jù)。 DIR=IOR&IOW=1,數(shù)據(jù)由微機(jī)數(shù)據(jù)總線傳向接口數(shù)據(jù)總線。,例 設(shè)計(jì)使用1片A/D轉(zhuǎn)換芯片巡回采集40路模擬量的數(shù)據(jù)采集系統(tǒng)。 解：采用5片CD4051，每片接8路模擬量輸入，5片構(gòu)成58 = 40路模擬采集通道。40路數(shù)據(jù)采集局部原理如下圖所示。,采用1片74LS377擴(kuò)展8位并行輸出口，其中，高3位用于選通每片4051的8路中的1路，低5位用于5片CD4051的片選。向74LS377寫入數(shù)據(jù)00000001111100001，選通1#4051的07路；寫入00000010