數(shù)據(jù)采集系統(tǒng)與微機(jī)的接口.ppt_第1頁(yè)
數(shù)據(jù)采集系統(tǒng)與微機(jī)的接口.ppt_第2頁(yè)
數(shù)據(jù)采集系統(tǒng)與微機(jī)的接口.ppt_第3頁(yè)
數(shù)據(jù)采集系統(tǒng)與微機(jī)的接口.ppt_第4頁(yè)
數(shù)據(jù)采集系統(tǒng)與微機(jī)的接口.ppt_第5頁(yè)
已閱讀5頁(yè),還剩73頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

第三章 數(shù)據(jù)采集系統(tǒng) 數(shù)據(jù)采集系統(tǒng)與微機(jī)的接口,數(shù)據(jù)采集系統(tǒng)主要實(shí)現(xiàn)從現(xiàn)場(chǎng)采集數(shù)據(jù),由微處理器分析處理或顯示打印,為現(xiàn)場(chǎng)操作者提供操作指導(dǎo)等功能。,數(shù)據(jù)采集系統(tǒng)組成(1),多路開(kāi)關(guān)MUX、測(cè)量放大器、采樣-保持、模數(shù)轉(zhuǎn)換、微機(jī)接口、應(yīng)用軟件,數(shù)據(jù)采集系統(tǒng)組成(2),數(shù)據(jù)采集系統(tǒng)與微機(jī)之間的接口(interface):實(shí)現(xiàn)微機(jī)(微處理器)與多路開(kāi)關(guān)、采樣保持電路、ADC等部件之間信息的傳輸。,硬件接口:為兩個(gè)設(shè)備提供物理連接,利用硬件技術(shù)來(lái)完成接口的設(shè)備稱(chēng)為接口電路。微處理器(微機(jī))的接口電路,在于解決微機(jī)系統(tǒng)與外部世界的連接。 數(shù)據(jù)線、緩沖、鎖存、地址譯碼、片選、讀/寫(xiě)、中斷,軟件接口:為兩個(gè)程序之間提供通信。 協(xié)議、驅(qū)動(dòng)程序、應(yīng)用程序,一 數(shù)據(jù)采集系統(tǒng)對(duì)微機(jī)接口的要求,一個(gè)基本的外設(shè)接口,“外設(shè)接口”是“CPU”與“外設(shè)”之間傳遞信息的控制電路。 是“CPU”與“外設(shè)”之間傳送信息的一個(gè)“界面”、一個(gè)連接部件。 外設(shè)接口一邊通過(guò)CPU的三總線(或微機(jī)總線)同CPU連接,一邊通過(guò)三種信息數(shù)據(jù)信息、控制信息和狀態(tài)信息同外設(shè)連接。,外設(shè)接口的功能 (1)轉(zhuǎn)換信息的格式 (2)提供聯(lián)絡(luò)信號(hào) (3)協(xié)調(diào)定時(shí)差異 (4)進(jìn)行譯碼選址 (5)實(shí)現(xiàn)電平轉(zhuǎn)換 (6)具備時(shí)序控制 (7)最好可編程序,數(shù)據(jù)采集系統(tǒng)對(duì)微機(jī)接口的要求:,(1)具有能與系統(tǒng)總線相連接的數(shù)據(jù)緩沖器和多根數(shù)據(jù)線。由于接口電路是掛在系統(tǒng)總線上的,只有接口電路為三態(tài)輸出時(shí)才不會(huì)對(duì)數(shù)據(jù)產(chǎn)生影響。傳輸數(shù)據(jù)在接口電路被激活之前先保存在數(shù)據(jù)緩沖器內(nèi)。 (2)應(yīng)有地址譯碼和片選功能,以便微機(jī)能通過(guò)尋址對(duì)其進(jìn)行訪問(wèn)。 (3)應(yīng)有地址或數(shù)據(jù)鎖存功能。因?yàn)橥獠吭O(shè)備送到接口電路的信息,微機(jī)不一定有空讀取,此時(shí)接口應(yīng)把信息暫時(shí)鎖存,以待微機(jī)空閑時(shí)讀取。 (4)具有中斷請(qǐng)求和處理的功能,以便微機(jī)能通過(guò)中斷來(lái)讀取或輸出信息。,二 常用接口芯片,在外設(shè)接口電路中,常用緩沖器、數(shù)據(jù)收發(fā)器和鎖存器等器件對(duì)傳輸過(guò)程中的信息進(jìn)行放大、隔離以及鎖存。,(1)8位3態(tài)D鎖存器 74LS373 8D鎖存器,具有三態(tài)驅(qū)動(dòng)輸出,由8個(gè)D門(mén)組成,8個(gè)輸入端1D8D、8個(gè)輸出端1Q8Q,2個(gè)控制端OC和C。,8D型鎖存器74LS373功能表,舉例:在許多設(shè)備中常需要顯示計(jì)數(shù)器的計(jì)數(shù)值,計(jì)數(shù)值通常以8421BCD碼計(jì)數(shù),并以七段數(shù)碼顯示器顯示。 問(wèn)題:如果計(jì)數(shù)器的計(jì)數(shù)速度高,人眼則無(wú)法辨認(rèn)顯示的字符。 措施:在計(jì)數(shù)器和譯碼器之間加入鎖存器,就可控制數(shù)據(jù)顯示的時(shí)間。,若鎖存信號(hào)C0時(shí),數(shù)據(jù)被鎖存,譯碼顯示電路穩(wěn)定顯示鎖存的數(shù)據(jù)。,三態(tài)輸出的八緩沖器和線驅(qū)動(dòng)器; 8個(gè)輸入端,分為兩路1A11A4,2A12A4; 8個(gè)輸出端,分為兩路1Y11Y4,2Y12Y4; 分別由2個(gè)門(mén)控信號(hào) 和 控制; 和 為低,芯片工作,Y = A; 74LS244緩沖器主要用于三態(tài)輸出的存儲(chǔ)地址驅(qū)動(dòng)器、時(shí)鐘驅(qū)動(dòng)器和總線定向接收器和定向發(fā)送器等。74LS244緩沖后,輸入信號(hào)被驅(qū)動(dòng),輸出信號(hào)的驅(qū)動(dòng)能力加大了。 常用的緩沖器還有74LS240和74LS241等。,(2)8位三態(tài)單向驅(qū)動(dòng)器74LS244,74LS244緩沖器邏輯電路和引腳圖,74LS244的端口地址由P2.7決定,故端口地址可取7FFFH,通過(guò)下列指令可從該端口輸入數(shù)據(jù)。 MOV DPTR,#7FFFH ;DPTR指向74LS244端口 MOVX A,DPTR ;輸入數(shù)據(jù),74LS245是一種三態(tài)輸出的8總線收發(fā)器。 該收發(fā)器有16個(gè)雙向傳送的數(shù)據(jù)端,即A1A8,B1B8,另有二個(gè)控制端使能端 ,方向控制端 DIR 。 該芯片的功能如表所示。 74LS245通常用于數(shù)據(jù)的雙向傳送、緩沖和驅(qū)動(dòng)。常用的數(shù)據(jù)收發(fā)器還有74LS243,Intel 8286、8287等。,(3)8D三態(tài)雙向緩沖器74LS245,74LS245八總線收發(fā)器邏輯電路和引腳圖,74LS245的真值表,應(yīng)用舉例 (1) 74LS373、245、244在PC/XT機(jī)中的應(yīng)用,8088發(fā)出的地址總線、數(shù)據(jù)總線和控制總線要經(jīng)過(guò)一些總線接口器件變成系統(tǒng)總線中的對(duì)應(yīng)信號(hào); 8288總線控制器是控制總線的接口器件; 地址總線和數(shù)據(jù)總線的接口部件為: 1. 地址鎖存器74LS373; 2. 地址緩沖器74LS244; 3. 數(shù)據(jù)收發(fā)器74LS245。,(2) 用于一般的總線驅(qū)動(dòng)電路 8086系統(tǒng)中,存儲(chǔ)器和I/O接口較多,須在CPU總線和系統(tǒng)總線之間加接總線驅(qū)動(dòng)電路,要求在加接驅(qū)動(dòng)電路后CPU仍能進(jìn)行常規(guī)的存儲(chǔ)器讀寫(xiě)、I/O讀寫(xiě)、中斷響應(yīng)、總線請(qǐng)求響應(yīng)以及在RESET有效時(shí)的相應(yīng)操作。,二 典型數(shù)據(jù)采集系統(tǒng)的微機(jī)接口電路,微機(jī)與多路模擬開(kāi)關(guān)MUX接口電路 微機(jī)與ADC接口電路 地址譯碼器接口電路 微機(jī)與DAC接口電路。,片選信號(hào),1微機(jī)與多路模擬開(kāi)關(guān)MUX接口電路,多路模擬轉(zhuǎn)換開(kāi)關(guān)常采用8路模擬轉(zhuǎn)換開(kāi)關(guān)CD4051。CD4051是由地址譯碼器和多路雙向模擬開(kāi)關(guān)組成的8路模擬轉(zhuǎn)換開(kāi)關(guān),引腳功能如下:,X0X7:輸入; X: 輸出,可以通過(guò)外部地址(C,B,A引腳)選擇8路輸入中的某1路與輸出X接通; VDD和VEE :提供工作電源,其幅值不得低于模擬信號(hào); INH:禁止控制輸入,輸入高電平時(shí),多路開(kāi)關(guān)中各開(kāi)關(guān)均不通,輸出呈高阻態(tài)。,實(shí)現(xiàn)D/A轉(zhuǎn)換器和微型計(jì)算機(jī)接口技術(shù)的關(guān)鍵是數(shù)據(jù)鎖存問(wèn)題。有些D/A轉(zhuǎn)換器芯片本身帶有鎖存器,但也有些D/A從轉(zhuǎn)換器芯片本身不帶鎖存器。此時(shí)一些并口芯片如8212,74LS273及可編程的并行I/O接口芯片8255A均可作為D/A轉(zhuǎn)換的鎖存器。 A/D和D/A與微機(jī)的接口有串行接口和并行接口之分。本章主要介紹并行D/A和A/D轉(zhuǎn)換的并行接口。目前大多數(shù)A/D轉(zhuǎn)換器(高速)都內(nèi)含采樣保持器,所以,此處不考慮采樣保持器。,2微機(jī)與DAC的接口,(1)D/A轉(zhuǎn)換器及其連接特性,1)DAC的主要參數(shù),分辨率:DAC能轉(zhuǎn)換的二進(jìn)制數(shù)的位數(shù)。位數(shù)越多,分辨率越高。 轉(zhuǎn)換時(shí)間:從輸入數(shù)字量到轉(zhuǎn)換結(jié)束,輸出達(dá)到最終值并穩(wěn)定所需的時(shí)間。電流型:幾百ns幾s;電壓型:運(yùn)算放大器的響應(yīng)時(shí)間。 精度:DAC實(shí)際輸出電壓與理論值之間的誤差。單位:LSB 線性度:當(dāng)數(shù)字量變化時(shí),輸出模擬量按比例變化的程度。 線性誤差:模擬輸出偏離理想輸出的最大值。,2)DAC的連接特性,輸入緩沖能力:是否外加數(shù)據(jù)鎖存器 輸入數(shù)據(jù)的寬度(分辨率):與系統(tǒng)數(shù)據(jù)總線寬度比較數(shù)據(jù)幾次輸入 輸入數(shù)據(jù)碼制:二進(jìn)制、BCD碼或補(bǔ)碼、偏移二進(jìn)制碼 輸出模擬量的類(lèi)型:電壓型、電流型 輸出模擬量的極性:單極性、雙極性,(2)D/A轉(zhuǎn)換器與微處理器的接口方法,1)接口的任務(wù) 數(shù)據(jù)緩沖,無(wú)條件傳送,2)接口的結(jié)構(gòu)形式,直接與CPU相連有輸入鎖存能力 采用中小規(guī)模邏輯芯片與CPU相連 利用通用并行接口芯片與CPU相連 采用GAL器件,(3)D/A轉(zhuǎn)換器接口電路設(shè)計(jì)以DAC0832為例,DAC08328位DAC,內(nèi)部有兩級(jí)三態(tài)緩沖器。 ILE=1,CS=WR1=0,寫(xiě)入第1級(jí)緩沖器。 XFER=WR2=0,寫(xiě)入第2級(jí)緩沖器,并開(kāi)始轉(zhuǎn)換。,DAC0832的主要特性,DAC0832的工作方式,1)直通方式,用8255A作接口,轉(zhuǎn)換N MOV AL,N OUT Port, AL,2)單緩沖方式:?jiǎn)尉彌_方式是指DAC0832內(nèi)部的兩個(gè)數(shù)據(jù)緩沖器有一個(gè)處于直通方式,另一個(gè)處于受單片機(jī)控制的方式。,DAC0832的數(shù)字量輸入鎖存和DA轉(zhuǎn)換輸出分兩步完成。首先,將數(shù)字量輸入到各路DA轉(zhuǎn)換器的輸入寄存器,然后,控制各路DA轉(zhuǎn)換器,使各路DA轉(zhuǎn)換器輸入寄存器中的數(shù)據(jù),同時(shí)進(jìn)入DAC寄存器,并轉(zhuǎn)換輸出。所以,在這種工作方式下,DAC0832占用兩個(gè)IO地址,輸入寄存器和DAC寄存器各占一個(gè)IO地址。,3)雙緩沖方式,轉(zhuǎn)換N MOV AL,N OUT P1,AL OUT P2,AL,應(yīng)用:多個(gè)模擬通道要求同時(shí)更新數(shù)據(jù),將所有0832的ILE接高電平,WR1、WR2與IOW相連,CS和XFER的連接如圖。設(shè)要求同時(shí)更新的數(shù)據(jù)依次為N1、N2Nn,則程序段:,單片機(jī)與DAC0832的接口,DAC0832具有數(shù)字量的輸入鎖存功能,可以和單片機(jī)的P0口直接相連。單片機(jī)與DAC0832的接口,可根據(jù)需要按雙緩沖器方式、單級(jí)緩沖器方式和直通方式聯(lián)接。,1)單緩沖器連接方式,ILE接+5V,片選信號(hào)及數(shù)據(jù)傳輸信號(hào)都與地址選擇線P2.7相連,地址為7FFFH,兩級(jí)寄存器的寫(xiě)信號(hào)都由CPU的P2.7端控制。數(shù)字量可以直接從MCS-51的P0口送入DAC0832。當(dāng)?shù)刂愤x擇線選擇好DAC0832后,只要輸出控制信號(hào),DAC0832就能一次完成數(shù)字量的輸入鎖存和D/A轉(zhuǎn)換輸出。,執(zhí)行下列幾條指令就可以完成一次D/A轉(zhuǎn)換: MOV DPTR, #7FFFH ; 地址指向DAC0832 MOV A, #DATA ; 待轉(zhuǎn)換的數(shù)字量DATA 送累加器A MOVX DPTR, A ; 數(shù)字量送P2.7指向的地址, 有效時(shí)完成一次D/A輸入,WAVE:MOV DPTR,#addr;輸入寄存器和 DAC寄存器地址 MOV A,DATA0 ;數(shù)字量初值 LOOP: MOVX DPTR,A CJNE A,DATAEND,MORE SJMP WAVE MORE:INC A SJMP LOOP,利用上圖所示電路,產(chǎn)生鋸齒波信號(hào)。,)雙緩沖器連接方式,從X、Y同步輸出不同電壓的程序: MOV DPTR,#addr1 ;1#輸入寄存器地址 MOV A,DATA1 ;數(shù)字量送A MOV DPTR,A ;數(shù)字量送1輸入寄存器 MOV DPTR,#addr2 ;2#輸入寄存器地址 MOV A,DATA2 ;數(shù)字量送A MOV DPTR,A ;數(shù)字量送輸入寄存器 MOV DPTR,#addr3 ;1#、2#DAC寄存器地址 MOV DPTR,A ;1#、2#輸入寄存器的數(shù)字量、分別同時(shí)送1#、2#DAC寄存器,并同時(shí)轉(zhuǎn)換,同步輸出,利用此電路輸出一對(duì)同步信號(hào),如從X、Y輸出一組同步的鋸齒波和正弦波信號(hào),D/A轉(zhuǎn)換器接口電路設(shè)計(jì)12位DAC,1)無(wú)三態(tài)輸入緩沖器、12位DAC,數(shù)據(jù)分兩次寫(xiě)入, 外加兩級(jí)輸入緩沖器,左對(duì)齊:,右對(duì)齊:,轉(zhuǎn)換數(shù)據(jù)123H MOV AX,0123H OUT P0,AL MOV AL,AH OUT P1,AL,2)有三態(tài)輸入緩沖器12位DAC DAC1210,內(nèi)部有兩級(jí)緩沖器,左對(duì)齊方式輸入。數(shù)據(jù)內(nèi)部結(jié)構(gòu)與DAC0832類(lèi)似。,應(yīng)用舉例將數(shù)據(jù)123H送給DAC1210進(jìn)行轉(zhuǎn)換,A/D轉(zhuǎn)換器(ADC):將模擬量轉(zhuǎn)換成數(shù)字量的線性電路器件,按分辨率分:4位、8位、10位、12位,3微機(jī)與ADC的接口電路,1)ADC的主要參數(shù),分辨率:ADC能轉(zhuǎn)換成的二進(jìn)制數(shù)的位數(shù)。位數(shù)越多,分辨率越高 轉(zhuǎn)換時(shí)間:從輸入啟動(dòng)信號(hào)到轉(zhuǎn)換結(jié)束,得到穩(wěn)定的數(shù)字量所需的時(shí)間 精度、線性度:同DAC,2)ADC的外部特性,3)ADC與微處理器的接口方法, ADC與CPU的連接,分辨率:是否高于系統(tǒng)數(shù)據(jù)總線的寬度 數(shù)據(jù)輸出結(jié)構(gòu):是否有三態(tài)緩沖功能 啟功方式:脈沖啟動(dòng)(讀寫(xiě)脈沖)/電平啟動(dòng)(經(jīng)鎖存) 數(shù)據(jù)傳送方式:查詢(xún)、中斷、DMA、板上RAM方式, ADC接口的主要操作, ADC接口電路的結(jié)構(gòu)形式,直接與CPU相連有三態(tài)緩沖能力 采用中小規(guī)模邏輯芯片與CPU相連 利用通用并行接口芯片與CPU相連 采用GAL器件, ADC數(shù)據(jù)的傳送,查詢(xún)方式 中斷方式 DMA方式:高速ADC 板上RAM方式:超高速ADC,4)查詢(xún)方式A/D轉(zhuǎn)換器接口電路設(shè)計(jì),有三態(tài)輸出鎖存器、12位ADCAD574A,AD574A的主要特性分辨率可選(8位/12位),單通道,逐次逼近型,負(fù)脈沖啟動(dòng),轉(zhuǎn)換時(shí)間25s。,硬件連接,軟件編程,12位轉(zhuǎn)換,數(shù)據(jù)分兩次讀出,查詢(xún)方式,采集64個(gè)數(shù)據(jù)左對(duì)齊存入BUF為首址的內(nèi)存。,無(wú)三態(tài)輸出鎖存器、12位ADCADC1210,外加輸出鎖存器,WAIT:,多通道、8位ADCADC0809,8個(gè)模擬通道、逐次逼近型,正脈沖啟動(dòng),有三態(tài)輸出鎖存器,IN0IN7:通道07的模擬量輸入 D07:數(shù)字量輸出 ADDC、ADDB、ADDA:通道(07)選擇 ALE:通道地址鎖存,正脈沖有效 START:啟動(dòng)信號(hào),正脈沖有效,上升沿所有寄存器清0,下降沿開(kāi)始轉(zhuǎn)換 EOC:轉(zhuǎn)換結(jié)束,高有效 OE:允許輸出,高有效,通常,通道選擇由數(shù)據(jù)信號(hào)完成。START與ALE相連:選擇通道的同時(shí)啟動(dòng)。,硬 件 連 接,軟件編程: 依次對(duì)8個(gè)通道采樣,共采集256個(gè)數(shù)據(jù),存于BUF區(qū)中,本章首頁(yè),5)中斷方式ADC接口電路設(shè)計(jì),單板機(jī)系統(tǒng)中斷方式的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì),要 求,以TP86為控制器,對(duì)單通道模擬信號(hào)采集512個(gè)8位數(shù)據(jù),中斷方式存BUF,并送入DAC.,硬件分析與設(shè)計(jì),ADC0804;DAC0832;8259A,ADC0804的工作特性,ADC0804:8位,內(nèi)部有三態(tài)鎖存器,負(fù)脈沖啟動(dòng) INTR:轉(zhuǎn)換結(jié)束信號(hào),低有效 CS=WR=0,啟動(dòng);CS=RD=0,結(jié)果輸出,硬件連接,中斷控制分析,ADC0804的INTR反相后 向8259A的IR0申請(qǐng)中斷,軟件編程,ADC0804的地址:FFD4H;DAC0832的地址FFD6H 8259A的地址:FFDCH、FFDEH,MCS-51與ADC0809的中斷方式接口 ADC0809與805l之間的接口電路如圖所示。ADC0809時(shí)鐘信號(hào)由單片機(jī)的ALE信號(hào)分頻獲得。ADC0809通道地址由P0 口的低3位直接與ADC0809的A、B、C相連。,ADC0809和8XX51的連接,ALE,273,1,D0,D7,Q0,Q1,Q2,373,G,1,INT1,P0,8XX51,RD,WR,CLK,Q,ALE,D,Q,8,8,P2.7,+5V,1,1,轉(zhuǎn)換結(jié)束信號(hào)EOC根據(jù)不同的方式和單片機(jī)的連接方式不同: 采用延時(shí)方式 EOC懸空,在啟動(dòng)轉(zhuǎn)換后延時(shí) 100 s,再讀轉(zhuǎn)換結(jié)果; 采用查詢(xún)方式時(shí),可將EOC接并行口(P1或P3)的某線,檢測(cè)EOC變高后,再讀入轉(zhuǎn)換結(jié)果。 采用中斷方式可將EOC經(jīng)非門(mén)反相接到單片機(jī)的中斷請(qǐng)求端,一旦轉(zhuǎn)換完成EOC變?yōu)楦唠娖?,?XX51提出中斷請(qǐng)求,進(jìn)入中斷服務(wù)后讀入轉(zhuǎn)換結(jié)果。 上圖為一個(gè)中斷方式的接口電路。,采用延時(shí)方法,對(duì)N(N8)路模擬信號(hào)進(jìn)行AD轉(zhuǎn)換,轉(zhuǎn)換后的N個(gè)數(shù)據(jù)順序存放到起始地址為data_addr數(shù)據(jù)存區(qū)。 ADST:MOV R1,#data_addr ;置數(shù)據(jù)區(qū)首地址指針 MOV DPTR,#addr_ch1 ;指向第個(gè)通道 MOV R2,#0NH ;通道個(gè)數(shù) LOOP:MOVX DPTR,A ;啟動(dòng)AD轉(zhuǎn)換 CALL DELAY ;延時(shí) MOVX A,DPTR ;讀取轉(zhuǎn)換結(jié)果 MOV R1,A ;結(jié)果轉(zhuǎn)存到數(shù)據(jù)區(qū) INC DPTR ;指向下一地址 INC R1 ;修改數(shù)據(jù)區(qū)指針 DJNZ R2,LOOP ;若N路未轉(zhuǎn)換完則繼續(xù)轉(zhuǎn)換,采用中斷方式,對(duì)N(N8)路模擬信號(hào)進(jìn)行AD轉(zhuǎn)換。 初始化程序: ADST: MOV R1,#dat_addr ;數(shù)據(jù)暫存區(qū)首地址 MOV R2,#0NH ;共N路 SETB ITl ;INT1下降沿觸發(fā) SETB EA ;中斷允許 SETB EX1 ;開(kāi)中斷1 MOV DPTR,#addr_ch1;指向第1通道 MOVX DPTR,A ;啟動(dòng)AD轉(zhuǎn)換 MOV A,R2 ;通道數(shù)送A LOOP: JNZ LOOP ;N路未轉(zhuǎn)換完等中斷,中斷服務(wù)程序: MOVX A,DPTR ;讀取AD轉(zhuǎn)換結(jié)果 MOVX R1,A ;存AD轉(zhuǎn)換結(jié)果 INC DPTR ;下一個(gè)通道 INC R1 ;下一個(gè)數(shù)據(jù)存放單元 MOVX DPTR,A ;啟動(dòng)下一個(gè)通道 DEC R2 ;通道數(shù)減1 MOV A,R2 RETI ;中斷返回,LS244 數(shù)據(jù)緩沖功能 雙向傳輸功能 1G=2G=1:輸出高阻態(tài),ADC0804與數(shù)據(jù)總線隔離。 1G=0:信號(hào)從左到右 1A11A4與1Y11Y4相通 2G0:信號(hào)從右到左 2A12A4與2Y12Y4相通,LS245 八總線收發(fā)器 G=1:A、B高阻態(tài),接口數(shù)據(jù)總線與微機(jī)數(shù)據(jù)總線隔離。 G=0,DIR=0: 信號(hào)從B到A G=0,DIR=1:信號(hào)從A到B,工 作 原 理:,IOR=IOW=1:1G=2G=1,ADC0804輸出高阻態(tài),與數(shù)據(jù)總線隔離。 IOR0,IOW=1: 1G=0,CPU通過(guò)讀取LS244 1Y1的值查詢(xún)ADC的INTR狀態(tài)(是否已完成轉(zhuǎn)換); DIR=IOR&IOW=0,數(shù)據(jù)由接口數(shù)據(jù)總線傳向微機(jī)數(shù)據(jù)總線。 IOR1,IOW=0: 2G=0,CPU通過(guò)向LS244 2Y3、2Y4寫(xiě)值來(lái)啟動(dòng)ADC或讀取ADC轉(zhuǎn)換后的數(shù)據(jù)。 DIR=IOR&IOW=1,數(shù)據(jù)由微機(jī)數(shù)據(jù)總線傳向接口數(shù)據(jù)總線。,例 設(shè)計(jì)使用1片A/D轉(zhuǎn)換芯片巡回采集40路模擬量的數(shù)據(jù)采集系統(tǒng)。 解:采用5片CD4051,每片接8路模擬量輸入,5片構(gòu)成58 = 40路模擬采集通道。40路數(shù)據(jù)采集局部原理如下圖所示。,采用1片74LS377擴(kuò)展8位并行輸出口,其中,高3位用于選通每片4051的8路中的1路,低5位用于5片CD4051的片選。向74LS377寫(xiě)入數(shù)據(jù)00000001111100001,選通1#4051的07路;寫(xiě)入00000010

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論