實(shí)驗(yàn)一 邏輯門電路的基本參數(shù)及邏輯功能測試

1、電子與通信工程實(shí)驗(yàn)室 數(shù)字電子技術(shù)實(shí)驗(yàn)講義 物理實(shí)驗(yàn)一 邏輯門電路的基本參數(shù)及邏輯功能測試一、實(shí)驗(yàn)?zāi)康?、了解TTL與非門各參數(shù)的意義。 2、掌握TTL與非門的主要參數(shù)的測試方法。3、掌握基本邏輯門的功能及驗(yàn)證方法。 4、學(xué)習(xí)TTL基本門電路的實(shí)際應(yīng)用。 5、了解CMOS基本門電路的功能。 6、掌握邏輯門多余輸入端的處理方法。 二、實(shí)驗(yàn)儀器三、實(shí)驗(yàn)原理(一) 邏輯門電路的基本參數(shù)用萬用表鑒別門電路質(zhì)量的方法：利用門的邏輯功能判斷，根據(jù)有關(guān)資料掌握電路組件管腳排列，尤其是電源的兩個(gè)腳。按資料規(guī)定的電源電壓值接好（5V±10%）。在對TTL與非門判斷時(shí)，輸入端全懸空，即全“1”，則輸出端

2、用萬用表測應(yīng)為0.4V以下，即邏輯“0”。若將其中一輸入端接地，輸出端應(yīng)在3.6V左右（邏輯“1”），此門為合格門。 按國家標(biāo)準(zhǔn)的數(shù)據(jù)手冊所示電參數(shù)進(jìn)行測試：現(xiàn)以手冊中74LS20二-4輸入與非門電參數(shù)規(guī)范為例，說明參數(shù)規(guī)范值和測試條件。TTL與非門的主要參數(shù) 空載導(dǎo)通電源電流ICCL（或?qū)?yīng)的空載導(dǎo)通功耗PON） 與非門處于不同的工作狀態(tài)，電源提供的電流是不同的。ICCL是指輸入端全部懸空（相當(dāng)于輸入全1），與非門處于導(dǎo)通狀態(tài)，輸出端空載時(shí)，電源提供的電流。將空載導(dǎo)通電源電流ICCL乘以電源電壓就得到空載導(dǎo)通功耗PON ，即 PON = ICCL×VCC 。 測試條件：輸入端懸空，

3、輸出空載，VCC=5V。通常對典型與非門要求PON 50mW，其典型值為三十幾毫瓦。 2、空載截止電源電流ICCh（或?qū)?yīng)的空載截止功耗POFF） ICCh是指輸入端接低電平，輸出端開路時(shí)電源提供的電流。空載截止功耗POFF為空載截止電源電流ICCH與電源電壓之積，即 POFF = ICCh×VCC 。注意該片的另外一個(gè)門的輸入也要接地。測試條件： VCC=5V，Vin=0，空載。對典型與非門要求POFF 25mW。通常人們希望器件的功耗越小越好，速度越快越好，但往往速度高的門電路功耗也較大。3、輸出高電平VOH輸出高電平是指與非門有一個(gè)以上輸入端接地或接低電平的輸出電平?？蛰d時(shí)，輸

4、出高電平必須大于標(biāo)準(zhǔn)高電壓（VSH=2.4V）；接有拉電流負(fù)載時(shí)，輸出高電平將下降。4、輸出低電平VOL輸出低電平是指與非門所有輸入端接高電平時(shí)的輸出電平。空載時(shí)，輸出低電平必須低于標(biāo)準(zhǔn)低電壓（VSL=0.4V）；接有灌電流負(fù)載時(shí)，輸出低電平將上升。5、低電平輸入電流IIS（IIL）IIS是指輸入端接地輸出端空載時(shí)，由被測輸入端流出的電流值，又稱低電平輸入短路電流，它是與非門的一個(gè)重要參數(shù)，因?yàn)槿攵穗娏骶褪乔凹夐T電路的負(fù)載電流，其大小直接影響前級電路帶動的負(fù)載個(gè)數(shù)，因此，希望IIS小些。測試條件： VCC=5V，被測某個(gè)輸入端通過電流表接地，其余各輸入端懸空，輸出空載。通常典型與非門的IIS

5、為1.4mA。6、電壓傳輸特性電壓傳輸特性是指輸出電壓隨輸入電壓變化的關(guān)系曲線Vo=f(Vi)。它能夠充分地顯示與非門的邏輯關(guān)系，即：當(dāng)輸入Vi為低電平時(shí)，輸出Vo為高電平；當(dāng)輸入Vi為高電平時(shí)，輸出Vo 為低電平，在Vi由低電平向高電平過渡的過程中，Vo也由高電平向低電平轉(zhuǎn)化。通常對典型TTL 與非門電路要求VOH 3V（典型值為3.5V）、VOL 0.35V、VON =1.4V、VOFF=1.0V。7、扇出系數(shù)N0扇出系數(shù)N0是指輸出端最多能帶同類門的個(gè)數(shù)，它反映了與非門的最大負(fù)載能力。TTL 與非門有兩種不同性質(zhì)的負(fù)載，即灌電流負(fù)載和拉電流負(fù)載，因此有兩種扇出系數(shù)，即低電平扇出系數(shù)NOL

6、和高電平扇出系數(shù)NOH。通常IIHIIL，則NOHNOL，故常以NOL 作為門的扇出系數(shù)。扇出系數(shù)可用輸出為低電平（0.35V）時(shí)的允許灌入的最大灌入負(fù)載電流IOmax 與輸入短路電流IIS 之比求得，即N0= IOmax /IIS。一般N8，被認(rèn)為合格。(二) 邏輯門電路的邏輯功能與使用最基本的邏輯門可歸結(jié)為與門、或門和非門。實(shí)際應(yīng)用時(shí)，它們可以獨(dú)立使用，但用的更多的是經(jīng)過邏輯組合組成的復(fù)合門電路。目前廣泛使用的門電路有TTL門電路和CMOS門電路。 1、TTL門電路 TTL門電路是數(shù)字集成電路中應(yīng)用最廣泛的，由于其輸入端和輸出端的結(jié)構(gòu)形式都采用了半導(dǎo)體三極管，所以一般稱它為晶體管-晶體管邏

7、輯電路，或稱為TTL電路。這種電路的電源電壓為+5V，高電平典型值為3.6V（2.4V合格）；低電平典型值為0.3V（0.45合格）。常見的復(fù)合門有與非門、或非門、與或非門和異或門。 有時(shí)門電路的輸入端多余無用，因?yàn)閷TL電路來說，懸空相當(dāng)于“1”，所以對不同的邏輯門，其多余輸入端處理方法不同。 （1）TTL與門、與非門的多余輸入端的處理 如圖為四輸入端與非門，若只需用兩個(gè)輸入端A和B，那么另兩個(gè)多余輸入端的處理方法是： 并聯(lián) 懸空 通過電阻接高電平并聯(lián)、懸空或通過電阻接高電平使用，這是TTL型與門、與非門的特定要求，但要在使用中考慮到，并聯(lián)使用時(shí)，增加了門的輸入電容，對前級增加容性負(fù)載和增

8、加輸出電流，使該門的抗干擾能力下降；懸空使用，邏輯上可視為“1”，但該門的輸入端輸入阻抗高，易受外界干擾；相比之下，多余輸入端通過串接限流電阻接高電平的方法較好。 （2）TTL或門、或非門的多余輸入端的處理 如圖為四輸入端或非門，若只需用兩個(gè)輸入端A和B，那么另兩個(gè)多余輸入端的處理方法是：并聯(lián)、接低電平或接地。 并聯(lián) 接低電平或接地 （3）異或門的輸入端處理 異或門是由基本邏輯門組合成的復(fù)合門電路。如圖為二輸入端異或門，一輸入端為A，若另一輸入端接低電平，則輸出仍為A；若另一輸入端接高電平，則輸出為A，此時(shí)的異或門稱為可控反相器。在門電路的應(yīng)用中，常用到把它們“封鎖”的概念。如果把與非門的任一

9、輸入端接地，則該與非門被封鎖；如果把或非門的任一輸入端接高電平，則該或非門被封鎖。 由于TTL電路具有比較高的速度，比較強(qiáng)的抗干擾能力和足夠大的輸出幅度，在加上帶負(fù)載能力比較強(qiáng)，因此在工業(yè)控制中得到了最廣泛的應(yīng)用，但由于TTL電路的功耗較大，目前還不適合作大規(guī)模集成電路。 2、CMOS門電路 CMOS門電路是由NMOS和PMOS管組成，初態(tài)功耗也只有毫瓦級，電源電壓變化范圍大+3V+18V。它的集成度很高，易制成大規(guī)模集成電路。 由于CMOS電路輸入阻抗很高，容易接受靜電感應(yīng)而造成極間擊穿，形成永久性的損壞，因此，在工藝上除了在電路輸入端加保護(hù)電路外，使用時(shí)應(yīng)注意以下幾點(diǎn)： （1）器件應(yīng)在導(dǎo)電

10、容器內(nèi)存放，器件引線可用金屬導(dǎo)線、導(dǎo)電泡沫等將其一并短路。 （2）VDD接電源正極，VSS接電源負(fù)極（通常接地），不允許反接。同樣在裝接電路，拔插集成電路時(shí)，必須切斷電源，嚴(yán)禁帶電操作。 （3）多余輸入端不允許懸空，應(yīng)按邏輯要求處理接電源或地，否則將會使電路的邏輯混亂并損壞器件。 （4）器件的輸入信號不允許超出電源電壓范圍，或者說輸入端的電流不得超過10mA。 （5）CMOS電路的電源電壓應(yīng)先接通，再接入信號，否則會破壞輸入端的結(jié)構(gòu)，工作結(jié)束時(shí)，應(yīng)先斷輸入信號再切斷電源。 （6）輸出端所接電容負(fù)載不能大于500pF，否則輸出級功耗過大而損壞電路。 （7）CMOS電路不能以線與方式進(jìn)行連接。 另

11、外，CMOS門不使用的輸入端，不能閑置呈懸空狀態(tài)，應(yīng)根據(jù)邏輯功能的不同，采用下列方法處理： 對于CMOS與門、與非門，多余端的處理方法有兩種：多余端與其它有用的輸入端并聯(lián)使用；將多余輸入端接高電平。如圖所示。 對于CMOS或非門，多余輸入端的處理方法也有兩種：多余端與其它有用的輸入端并聯(lián)使用；將多余輸入端接地。如圖所示。四、實(shí)驗(yàn)步驟在合適的位置選取一個(gè)14P插座，按定位標(biāo)記插好74LS20集成塊1、空載導(dǎo)通電源電流ICCL和空載截止電源電流ICCH的測試 ICCLICChPON = ICCL×VCC Poff = ICCh×VCC 。2、輸出高電平VOH和輸出低電平VOH的

12、測試*3、低電平輸入電流IIS的測試*4、扇出系數(shù)N0的測試VOHVOHIOmaxIISN0= IOmax /IIS5、電壓傳輸特性的測試?yán)秒娢黄髡{(diào)節(jié)被測輸入電壓，逐點(diǎn)測出輸出電壓Vo ，將結(jié)果記入表中，再根據(jù)實(shí)測數(shù)據(jù)繪出電壓傳輸特性曲線，從曲線上讀出VOH、VOL、VON和VOFF。VOVi6、TTL 與非門的邏輯功能及應(yīng)用 芯片的引腳號查法是面對芯片有字的正面，從缺口處的下方（左下角），逆時(shí)針從1 數(shù)起。芯片要能工作，必須接電源和地。本實(shí)驗(yàn)所用與非門集成芯片為74LS00 四-二輸入與非門，其引腳排列如圖（1）測試74LS00 四-2 輸入與非門的邏輯功能 選中74LS00 一個(gè)與非門，將其輸入端A 和B 分別接至電平輸出器插孔，由電平輸出控制開關(guān)控制所需電平值，扳動開關(guān)給出四種組合輸入。將輸出端接至發(fā)光二極管的輸入插孔，并通過發(fā)光二極管的亮和滅來觀察門的輸出狀態(tài)。（2）用74LS00 實(shí)現(xiàn)下表所示的邏輯函數(shù)。寫出設(shè)計(jì)函數(shù)式，畫出標(biāo)明引腳的邏輯電路圖輸入輸出輸入輸出A B CYA B CY0 0 001 0 000