研發(fā)管理如何提高設(shè)計(jì)能力以及應(yīng)對研發(fā)挑戰(zhàn)

1、如何提高設(shè)計(jì)能力以及應(yīng)對研發(fā)挑戰(zhàn)在具體設(shè)計(jì)過程中，EMI/EMC低噪聲設(shè)計(jì)、RF設(shè)計(jì)、信號處理、電源管理等仍是困擾最多工程師的最主要技術(shù)挑戰(zhàn)；在項(xiàng)目層面的挑戰(zhàn)方面，"成本制約"高居榜首，并且比例有所提高，"缺乏先進(jìn)的測試和測量儀器"今年躍居第二，緊跟其后的" 對相關(guān)標(biāo)準(zhǔn)不理解"與"缺乏最新器件的信息"比例相當(dāng)（見表2） o本刊特別邀請一些 具有深厚技術(shù)背景的業(yè)界資深專家，來分享他們對提高設(shè)計(jì)能力以及應(yīng)對各種挑戰(zhàn) 的獨(dú)到見解。這些專家分別來自測試設(shè)備廠商、領(lǐng)先半導(dǎo)體和相關(guān)技術(shù)供應(yīng)商以及 本地同處研發(fā)一線的系統(tǒng)廠商，可

2、以說頗具權(quán)威性和代表性。我們可以看到RF設(shè)計(jì)的一個(gè)發(fā)展趨勢就是越來越多的部分會(huì)通過數(shù)字電路 來實(shí)現(xiàn)，這就需要精通數(shù)字和射頻微波的綜合型人才；另一方面，研發(fā)的手段也需 要更新，包括仿真工具和測試驗(yàn)證手段，這往往要結(jié)合工程師的多年經(jīng)驗(yàn)才能充分 發(fā)揮其功效，因?yàn)槿魏我粋€(gè)細(xì)微的變化都可能引起設(shè)計(jì)質(zhì)量的改變，比如對于設(shè)計(jì) 驗(yàn)證，我們可能會(huì)使用探頭連接方式來測試，任何探頭都會(huì)對被測對象帶來負(fù)載效 應(yīng)，若能得到探頭及其連接附件的仿真模型（如SPICE model），則可以仿真其負(fù)載 效應(yīng)。對于低噪聲電路設(shè)計(jì)的驗(yàn)證，我們要清楚測試設(shè)備本身的噪聲是多大。 無線 通信設(shè)備的調(diào)制和解調(diào)部分可能完全用數(shù)字部分實(shí)現(xiàn)，手

3、邊的邏輯分析儀等工具是 否支持星座圖測試、EVMW試就變得很關(guān)鍵；而對于FPGA設(shè)計(jì)，能否驗(yàn)證其內(nèi)部節(jié) 點(diǎn)和外圍電路之間的實(shí)時(shí)互動(dòng)關(guān)系是很重要，選擇適當(dāng)?shù)腇PGA和測試設(shè)備支持in sight調(diào)試變得相對重要。高速電路設(shè)計(jì)的測試和驗(yàn)證很困難，許多芯片封裝是BGA勺形式，無法探測 到一些關(guān)鍵信號，同時(shí)對于一些高速信號，標(biāo)準(zhǔn)上的定義往往是針對芯片管腳，而 您能接觸到的測試點(diǎn)往往是距管腳有一段距離，其間可能會(huì)有電容或一段傳輸線， 如何能得到無法直接觸及的點(diǎn)的波形非常關(guān)鍵；還有一種情況，在芯片管腳處測得 的信號眼圖是閉合的，但實(shí)際上，電路系統(tǒng)運(yùn)行正常，這可能是因?yàn)樵谛酒瑑?nèi)部會(huì) 對信號進(jìn)行專門的DSP處

4、理，處理以后的眼圖是完全張開的，只是由于這一部分完 全用數(shù)學(xué)的方法實(shí)現(xiàn)，設(shè)計(jì)者無法直接探測而已，如何解決這類問題呢，工程師可 以結(jié)合仿真軟件和測量工具，將建模、仿真分析、實(shí)際量測融為一體，根據(jù)實(shí)際測 量點(diǎn)得波形推斷其它點(diǎn)的波形，或推斷經(jīng)過某種特殊數(shù)學(xué)處理之后的波形。很多情況下，我們受到經(jīng)費(fèi)的限制，無法得到很高級的儀器，但這并不意味 著無法提升研發(fā)水平，因此要充分發(fā)揮現(xiàn)有資源的優(yōu)勢。例如，若您從事寬帶通信 系統(tǒng)（如信號帶寬超過80MHz的研發(fā)，可能不必?fù)?dān)心沒有一臺動(dòng)態(tài)范圍很高的儀器， 因?yàn)閷拵盘柋旧淼膭?dòng)態(tài)范圍可能就不高，也許一臺矢量示波器就完全勝任這一測 量任務(wù)。安捷倫試圖從兩個(gè)角度來幫助工程

5、師提高的研發(fā)水平。首先，我們最近大大 加強(qiáng)了仿真軟件對信號完整性和 EMI/EMC分析的功能，更重要的是，該仿真軟件可 以和安捷倫的示波器、邏輯分析儀、頻譜分析儀、射頻信號源等測量工具合在一起 使用，構(gòu)成一個(gè)閉環(huán)的半實(shí)物仿真測試驗(yàn)證測試環(huán)境。其次，安捷倫力圖讓簡單的 儀器能夠完成復(fù)雜的測量驗(yàn)證功能，比如其混合信號示波器只是在普通示波器的基 礎(chǔ)上集成了額外的16個(gè)邏輯通道，成本遠(yuǎn)比邏輯分析儀加上示波器的方案低許多。 另外，使普通的示波器和邏輯分析儀可以支持矢量信號的解調(diào)或解碼分析，這無疑 可以節(jié)約大量的專用設(shè)備測試費(fèi)用。坦白地說，我很驚訝地看到 EMI/EMC低噪聲以及RF設(shè)計(jì)成為中國設(shè)計(jì)者 面

6、臨的最主要挑戰(zhàn)。這也反映出中國的設(shè)計(jì)水平上了一個(gè)臺階，顯示他們已經(jīng)跨越 邏輯設(shè)計(jì)階段，正處于質(zhì)量設(shè)計(jì)階段。以EMI/EMC設(shè)計(jì)為例，只有好的系統(tǒng)/印刷電路板EMC設(shè)計(jì)是不夠的。為了 在芯片級獲得好的EMI/EMC性能，必須在芯片設(shè)計(jì)規(guī)劃階段就要予以考慮。諸如片 上電源布線、總線電容、電源柵格電容以及外部耦合電容等都要仔細(xì)考慮。在芯片 設(shè)計(jì)結(jié)束之前必須對EMC容差進(jìn)行深入的計(jì)算和分析。在我看來，最大的項(xiàng)目級挑戰(zhàn)就是缺乏有經(jīng)驗(yàn)的、 熟知整個(gè)開發(fā)流程的項(xiàng)目 管理者。當(dāng)然每個(gè)項(xiàng)目都面臨成本限制，由于中國的運(yùn)營成本較低，我們應(yīng)該能夠 實(shí)現(xiàn)較低的成本。然而，獲得一個(gè)經(jīng)驗(yàn)豐富的項(xiàng)目經(jīng)理似乎比如何管理成本更

7、難。英飛凌正致力于將最新的技術(shù)帶到中國，我們也為中國帶來了很多有挑戰(zhàn)的 新項(xiàng)目。通過實(shí)際的項(xiàng)目，工程師將能提高研發(fā)的水平，僅從理論課程/培訓(xùn)是不可 能獲得這種提高的。所以我的建議是多動(dòng)手、多實(shí)踐，你將獲益匪淺。中國的確擁有能干的研發(fā)工程師，工程師、大學(xué)和研發(fā)團(tuán)隊(duì)的素質(zhì)不斷提高， 研發(fā)能力不斷進(jìn)步，相比其他發(fā)達(dá)國家，研發(fā)的創(chuàng)新以及研發(fā)成果轉(zhuǎn)化為商業(yè)產(chǎn)品 的能力必須進(jìn)一步增強(qiáng)，以幫助提高投資回報(bào)。對于如何應(yīng)對RF設(shè)計(jì)挑戰(zhàn)，我認(rèn)為經(jīng)驗(yàn)不是一夜之間得來的，考慮到上市 時(shí)間和遵守標(biāo)準(zhǔn)要求，工程師和制造商應(yīng)該評估和充分利用某些供應(yīng)商提供的經(jīng)過 驗(yàn)證的參考設(shè)計(jì)。為了設(shè)計(jì)一個(gè)具有成本效益的系統(tǒng)，需要瞄準(zhǔn)未來2

8、-3年的趨勢盡早對系統(tǒng) 的要求進(jìn)行清晰的定義。開發(fā)者需要預(yù)先制定好清晰的策略和發(fā)展藍(lán)圖，而不是臨 時(shí)來選擇恰好滿足要求的特殊解決方案。對于大公司，他們應(yīng)該培養(yǎng)與少數(shù)頂尖制 造商的長期合作關(guān)系，然后一同進(jìn)行系統(tǒng)的定義。這樣，他們就能規(guī)避那些最終會(huì) 拖慢產(chǎn)出和上市時(shí)間的一系列問題。供應(yīng)商們越來越多地提供完整平臺解決方案，而不只是某一點(diǎn)上的元器件方 案，這為具有研發(fā)能力的公司帶來高價(jià)值。這些供應(yīng)商能夠幫助中國工程師理解完 整系統(tǒng)中的問題，與后者一起定義適合特定領(lǐng)域或客戶需求的下一代方案，并實(shí)現(xiàn) 產(chǎn)品的差異化。對于高性能電子設(shè)計(jì)，諸如電信應(yīng)用，電源管理和信號完整性目前是兩項(xiàng)重 要的技術(shù)挑戰(zhàn)。在電源管理

9、方面，設(shè)計(jì)者需要同時(shí)降低靜態(tài)功耗和動(dòng)態(tài)功耗以在功 率預(yù)算內(nèi)實(shí)現(xiàn)更好的性能。例如，我們的客戶借助Xilinx特有的可減少漏電流而不 影響性能的90nm三柵極氧化層(triple oxide)技術(shù)來降低靜態(tài)功耗。90nm工藝使 晶體管尺寸更小，柵極電容就減少了，加上使用高性能、低功耗的嵌入式硬IP內(nèi)核, 設(shè)計(jì)者還可以降低動(dòng)態(tài)功耗。至于信號完整性，設(shè)計(jì)應(yīng)該使串?dāng)_最小化以增強(qiáng)高速應(yīng)用的系統(tǒng)性能，包括普遍使用的存儲器接口。我們的客戶通過整合最新的SparseChervon輸出管腳位圖來減少串?dāng)_，這種位圖將地和電源管腳布置成靠近每個(gè)信號管腳。封裝內(nèi)耦合電容 方案和連續(xù)的電源/地線面也可有助于減少電子設(shè)計(jì)中

10、的串?dāng)_。幾乎每一位電子設(shè)計(jì)者都會(huì)遇到增加系統(tǒng)級性能、降低整體成本和更快速面 市這三大挑戰(zhàn)。在我看來，電子設(shè)計(jì)者的最好機(jī)會(huì)是使用可編程技術(shù)來解決上述挑 戰(zhàn)。如今平臺FPGA集成了 4種主要的IC技術(shù)-邏輯、串行連接、DSP和嵌入式處理， 這使得設(shè)計(jì)者能夠開發(fā)可編程的系統(tǒng)級設(shè)計(jì)。另外，相比ASIC方案，電子設(shè)備制造 商可通過使用FPGA來顯著降低R&D項(xiàng)目的風(fēng)險(xiǎn)。我認(rèn)為中國研發(fā)社群最優(yōu)先應(yīng)該做的事情就是迅速學(xué)習(xí)最新IC技術(shù)和設(shè)計(jì)方法學(xué)，以便創(chuàng)建面向本地市場和出口業(yè)務(wù)的創(chuàng)新產(chǎn)品。半導(dǎo)體供應(yīng)商應(yīng)該通過技術(shù)演示、培訓(xùn)中心和商展以及研討會(huì)、網(wǎng)站指南文 章加速對本地設(shè)計(jì)工程師的知識轉(zhuǎn)移過程，同時(shí)必須

11、提供易用的設(shè)計(jì)工具、IP內(nèi)核、參考設(shè)計(jì)以及開發(fā)套件。另外，元器件公司可以與本地客戶和大學(xué)形成合作伙伴關(guān) 系、建立聯(lián)合實(shí)驗(yàn)室，以提升后者的 R&D水平和為中國市場開發(fā)新的應(yīng)用。項(xiàng)目的時(shí)間進(jìn)度是研發(fā)人員的重要挑戰(zhàn)。由于中國企業(yè)普遍希望將產(chǎn)品的研 發(fā)周期縮短，使得產(chǎn)品的質(zhì)量難以保證，而且產(chǎn)品的功能也會(huì)受到影響。這對設(shè)計(jì) 工程師造成很大的困難，容易造成項(xiàng)目的失敗。設(shè)計(jì)經(jīng)驗(yàn)也是挑戰(zhàn)。中國的工程師普遍年輕化，對產(chǎn)品的理解比較淺，而且喜歡不停地更換項(xiàng)目，不把一個(gè)項(xiàng)目做精，實(shí)際上對個(gè)人的發(fā)展是不利的。一個(gè)項(xiàng) 目做不到2年，實(shí)際上并沒有完全理解這個(gè)項(xiàng)目，沒有理解設(shè)計(jì)的精粹，感覺都懂 了，實(shí)際上是一知半解

12、。提高設(shè)計(jì)能力的途徑：(1) 解剖成功的產(chǎn)品，學(xué)習(xí)先進(jìn)的設(shè)計(jì)理念。先進(jìn)的設(shè)計(jì)理念是工程師成功的關(guān)鍵， 多看多琢磨是最好的學(xué)習(xí)途徑，一流的工程師，需要具備一流的設(shè)計(jì)理念；(2) 要有人跟蹤最新的標(biāo)準(zhǔn)動(dòng)態(tài)，掌握技術(shù)發(fā)展動(dòng)態(tài)，提前做好技術(shù)的儲備工作，減少產(chǎn)品研發(fā)的周期；(3) 要在思想上提高樹立做精品的理念。設(shè)計(jì)一個(gè)成功的產(chǎn)品首先要有做精品的意 識，才可能做出最好的產(chǎn)品。間接參數(shù)設(shè)計(jì)和驗(yàn)證是許多中國設(shè)計(jì)工程師的共同障礙，這通常被稱為是 缺乏經(jīng)驗(yàn)"或"布板問題"。這種問題包括：啟動(dòng)設(shè)計(jì)、容差和異常狀態(tài)或輸入的恢復(fù) 設(shè)計(jì)、連線的傳輸建模和 EMI。在很多情況下，過分依賴和指

13、望仿真工具會(huì)使簡單 的問題復(fù)雜化，而在設(shè)計(jì)初期參考許多物理過程基礎(chǔ)理論、配合工具驗(yàn)證可以快速 有效地改進(jìn)設(shè)計(jì)。在實(shí)踐中，快速響應(yīng)、大電流電源帶來的問題多數(shù)與布板過程中粗心的元件 布局以及相關(guān)的布線有關(guān)。信號鏈中的鉗位和功率水平規(guī)劃是 RF設(shè)計(jì)中的一個(gè)普遍 問題，而這些問題最終可能導(dǎo)致誤碼率提高或功耗增加。理解其物理機(jī)制以及信號 的表現(xiàn)方式是成功設(shè)計(jì)一個(gè)電路的良好開端。應(yīng)對"成本制約"挑戰(zhàn)實(shí)際上是一個(gè)在削減支出和保證可實(shí)現(xiàn)性之間的折衷 優(yōu)化過程。即使市場價(jià)格壓力很大，也需要謹(jǐn)慎保持一定的設(shè)計(jì)余量和容差。必要 時(shí)，設(shè)計(jì)師須堅(jiān)持保留設(shè)計(jì)余量和容差，而可以裁減掉一些功能和特性。低設(shè)

14、計(jì)余 量和低容差會(huì)導(dǎo)致較高的現(xiàn)場故障風(fēng)險(xiǎn)。余量和容差是具體電路設(shè)計(jì)領(lǐng)域的問題，但是對項(xiàng)目級的挑戰(zhàn)也有著重要影 響。功能、特性的裁減和組合通常是成本控制更有效的途徑。選擇那些能夠提供生 產(chǎn)過程測試和驗(yàn)證設(shè)計(jì)的參考方案是安全快速進(jìn)入市場的捷徑。做任何設(shè)計(jì)工作，迎接任何設(shè)計(jì)挑戰(zhàn)，掌握技術(shù)、受過良好培訓(xùn)的工程師隊(duì) 伍都是必不可少的。另外，我認(rèn)為"面市時(shí)間"和"缺乏對系統(tǒng)的宏觀理解"是兩項(xiàng)重 大挑戰(zhàn)。研究(Research)是做技術(shù)研究，開發(fā)(Develop)是在技術(shù)研究的基礎(chǔ)上進(jìn)行 開發(fā)，這都需要一段時(shí)間，也是一種成本。如何能夠在最早的時(shí)間里把產(chǎn)品做出來， 放到

15、市場上，對每個(gè)公司來說都非常重要然而也是一大挑戰(zhàn)。另外，"成本制約"和對整個(gè)系統(tǒng)的理解不足同樣形成了挑戰(zhàn)。 怎樣在短時(shí)間 內(nèi)、在控制成本的情況下，把大的系統(tǒng)整合到一起，很快做出產(chǎn)品，需要有很強(qiáng)的 項(xiàng)目管理能力，而在這方面，中國的經(jīng)驗(yàn)還不夠先進(jìn)。在幫助工作提升中國設(shè)計(jì)能力方面，首先，飛利浦半導(dǎo)體將R& D方面的技術(shù)優(yōu)勢移植到中國，把比較復(fù)雜的項(xiàng)目拿到中國來做。我們目前在上海成立"消費(fèi)半 導(dǎo)體創(chuàng)新中心(CBIC)"就是一個(gè)很好的例子。下一步則應(yīng)該協(xié)助中國使整體的R&D環(huán)境更成熟，而并不是簡單地把R& D的結(jié)果帶到中國來賣，這樣可以形成

16、一個(gè)環(huán)境， 使整個(gè)行業(yè)和行業(yè)中的各個(gè)群體都受益。在中國，大部分電子工程師面臨產(chǎn)品快速面市和花時(shí)間掌握技術(shù)的兩難境 地。我在拜訪客戶過程中發(fā)現(xiàn)很多工程師以他們的經(jīng)驗(yàn)足以能很快地解決電路中的 問題，但他們中的大部分人沒有時(shí)間或意愿用電子學(xué)理論去研究這些問題的根源，這會(huì)阻礙工程師進(jìn)一步提高他們的設(shè)計(jì)能力。當(dāng)他們遇到不熟悉的領(lǐng)域和情況，沒 有正確理論的幫助，他們的經(jīng)驗(yàn)可能就不太有效了。對于EMI/EMC低噪聲設(shè)計(jì)、RF設(shè)計(jì)這三種設(shè)計(jì)挑戰(zhàn)，寄生參數(shù)是非常關(guān)鍵 的，這需要工程師具有良好的理論基礎(chǔ)并不斷實(shí)踐；更加注重細(xì)節(jié)是提高解決這三 種挑戰(zhàn)能力的另一個(gè)重要方面。在高頻或低噪聲系統(tǒng)中，每個(gè)功能塊都會(huì)影響整體

17、 系統(tǒng)性能，有些時(shí)候，工程師需要學(xué)習(xí)IC的內(nèi)部結(jié)構(gòu)以便開發(fā)出最優(yōu)化的電路。"成本制約"、"缺乏先進(jìn)的測試和測量儀器"和"對相關(guān)標(biāo)準(zhǔn)不理解"這三項(xiàng)挑 戰(zhàn)均與技術(shù)資源的長期投資有關(guān)。為了有效減少系統(tǒng)成本，工程師必須很好了解系 統(tǒng)，系統(tǒng)需要的是什么，權(quán)衡折衷的標(biāo)準(zhǔn)是什么。這需要工程師（特別是系統(tǒng)工程師） 花時(shí)間研究市場和客戶。后兩項(xiàng)只是一個(gè)時(shí)間和資金的投入問題。沒有投資，公司 將總是依賴芯片或技術(shù)供應(yīng)商以及第三方。作為IC供應(yīng)商，TI提供許多工具以使設(shè)計(jì)更簡便。這些工具包括數(shù)據(jù)手冊、 新技術(shù)的白皮書、評估板，參考設(shè)計(jì)、設(shè)計(jì)軟件、選擇指南、應(yīng)

18、用說明書、免費(fèi)軟 件代碼實(shí)例、定制設(shè)計(jì)服務(wù)等，可幫助中國工程師開發(fā)具有良好特性、高性能和低 成本的個(gè)性化產(chǎn)品。實(shí)際動(dòng)手是提高設(shè)計(jì)能力的最好途徑，做項(xiàng)目的多少與工程師的水平成正 比，同時(shí)也要求工程師要不斷的總結(jié)經(jīng)驗(yàn)和教訓(xùn)。我是負(fù)責(zé)手機(jī)產(chǎn)品測試的高級工 程師和主管，對于解決一些主要挑戰(zhàn)有一些體會(huì)。1. 新功能的測試：這往往需要幾個(gè)部門協(xié)同工作。硬件部門提供原理圖及相應(yīng)的產(chǎn) 品性能文檔，軟件部門提供相應(yīng)的軟件，測試部門才能研究出最適合的測試方案。 測試方案包括新的測試軟件、測試硬件、測試夾具和測試儀器。2. 客戶的新需求：目前，客戶對產(chǎn)品的成本控制得越來越嚴(yán)， 希望盡可能復(fù)用已有 的生產(chǎn)測試設(shè)備，目的就是盡量不