計算機(jī)原理整理原版1.10

1、第二章2.2將下列十進(jìn)制數(shù)表示成浮點規(guī)格化數(shù)，階碼3位，用補碼表示；尾數(shù)9位，用補碼表示。（1）27/64=00011011/01000000=0.0110110=0.11011×2-1 規(guī)格化浮點表示為：27/64原101，01101100027/64反110，01101100027/64補111，011011000（2）同理：-27/64=- 0.11011×2-1 規(guī)格化浮點表示為：27/64原101，11101100027/64反110，10010011127/64補111，1001010002.8已知x和y，用變形補碼計算x±y，并對結(jié)果進(jìn)行討論。1）x

2、補=00.1101 y補=11.0010 x+y補x補+y補=11.1111 無溢出 x+y= 0.0001 x補=00.1101 -y補=00.1110 xy補x補+-y補=01.1011 正向溢出 2）x補=11.0101 y補=00.1111 x+y補x補+y補=00.0100 無溢出 x+y= 0.0100 x補=11.0101 -y補=11.0001 xy補x補+-y補=10.0110 負(fù)向溢出 3) x補=11.0001 y補=11.0100 x+y補 x補+y補=10.0101 負(fù)向溢出 x補=11.0001 -y補=00.1100 xy補x補+-y補=11.1101 無溢出 X

3、y=0.00112.9 用原碼一位乘法和補碼一位乘法計算x*y。1）原碼一位乘法 |x|=00.1111 |y|=0.1110 部分積 乘數(shù) yn 00.0000 0.1110+00.0000 00.0000 à00.00000 0.111+00.1111 00.11110 à00.011110 0.11+00.1111 01.011010 à00.1011010 0.1+00.1111 01.1010010 à00.11010010Pf=xfyf=1 |p|=|x|×|y|=0.11010010所以x×y原=1.11010010補碼

4、一位乘法 x補=11.0001 y補=0.1110 -x補=11.0001部分積 yn yn+100.0000 0.11100à00.00000 0.1110+00.1111 00.11110 à00.011110 0.111à00.0011110 0.11à00.00011110 0.1 +11.0001 11.00101110x×y補=11.001011102）原碼一位乘法 |x|=00.110 |y|=0.010 部分積 乘數(shù) yn 00.000 0.010+00.000 00.000 à00.0000 0.01+00.110

5、00.1100 à00.01100 0.0+00.000 00.01100 0à00.001100Pf=xfyf=0 |p|=|x|×|y|=0.001100所以x×y原=0.001100補碼一位乘法 x補=11.010 y補=1.110 -x補=00.110部分積 yn yn+100.000 1.1100à00.0000 1.110+00.110 00.1100 à00.01100 1.11à00.001100 1.1所以x×y補=0.0011002.10用原碼兩位乘法和補碼兩位乘法計算x*y1）原碼兩位乘法 |

6、x|=000.1011 |y|=00.0001 2|x|=001.0110 部分積 乘數(shù) c 000.0000 00.00010+000.1011 000.1011 à000.001011 0.000 à000.00001011 00.0Pf=xfyf=1 |p|=|x|×|y|=0.00001011所以x×y原=1.00001011 補碼兩位乘法 x補=000.1011 y補=11.1111 -x補=111.0101 部分積 乘數(shù) yn+1 000.0000 11.11110+111.0101 111.0101 à111.110101 11.

7、111 à111.11110101 11.1 所以x×y補=111.11110101 x×y=-0.000010112）原碼兩位乘法 |x|=000.101 |y|=0.111 2|x|=001.010 -|x| 補=111.011 部分積 乘數(shù) c 000.000 0.1110+111.011 111.011 à111.11011 0.11+001.010 001.00011 à000.100011 Pf=xyf=0 |p|=|x|×|y|=0.100011所以x×y原=0.100011 補碼兩位乘法 x補=111.011

8、 y補=1.001 -x補=000.101 2-x補=001.010 部分積 乘數(shù) yn+1 000.000 1.0010+111.011 111.011 à111.111011 1.00+001.010 001.00011 à000.100011 所以x×y補=0.1000112.11用原碼不恢復(fù)余數(shù)法和補碼不恢復(fù)余數(shù)法計算x÷y。（1）原碼不恢復(fù)余數(shù)法 |x|=00.1010 |y|=00.1101 -|y| 補=11.0011 部分積 商數(shù) 00.1010 +11.0011 1101101 0 ß11.1010 +00.1101 00.0

9、111 0.1 ß00.1110 +11.0011 00.0001 0.11 ß00.0010+11.0011 11.0101 0.110 ß01.1010 +00.1101 11.0111 0.1100+00.1101 00.0100所以x/y原=0.1100 余數(shù)r原=0.0100×24補碼不恢復(fù)余數(shù)法 x補=00.1010 y補=00.1101 -y補=11.0011 部分積 商數(shù) 00.1010 +11.0011 11.1101 0 ß11.1010 +00.1101 00.0111 0.1 ß00.1110 +11.0011

10、 00.0001 0.11 ß00.0010+11.0011 11.0101 0.110 ß10.1010 +00.1101 11.0111 0.1100+00.1101 00.0100所以x/y補=0.1100 余數(shù)r補=0.0100×24（2）原碼不恢復(fù)余數(shù)法 |x|=00.101 |y|=00.110 -|y| 補=11.010 部分積 商數(shù) 00.101 +11.010 11.111 0 ß11.110 +00.110 00.100 0.1 ß01.000 +11.010 00.010 0.11 ß00.100+11.010

11、11.110 0.110+00.110 00. 100所以x/y原=1.110 余數(shù)r原=1.100×23補碼不恢復(fù)余數(shù)法 x補=11.011 y補=00.110 -y補=11.010 部分積 商數(shù) 11.011 +00.110 00.001 1 ß00.010 +11.010 11.100 1.0 ß11.000 +00.110 11.110 1.00 ß11.100+00.110 00.010 1.001 +11.010 11.100所以x/y補=1.001+23=1.010 余數(shù)r補=1.100×232.12設(shè)數(shù)的階碼為4位，尾數(shù)為7位，

12、（均含符號位）按機(jī)器補碼浮點運算步驟，完成下列x±y補運算。1）x補=21101×00.100100 y補=21110×11.100110小階向大階看齊： x補=21110×00.010010 求和：x+y補=21110×（00.01001011.100110）21110×11.111000x-y補=21110×（00.01001000.011010）21110×00.101100規(guī)格化：x+y補=21011×11.000000 浮點表示：1011，11.000000規(guī)格化：x-y補=21110×

13、;00.101100 浮點表示：1110，0.1011002）x補=20101×11.011110 y補=20100×00.010110小階向大階看齊：y補=20101×00.001011 求和：x+y補=20101×（11.01111000.001011）20101×11.101001x-y補=20101×（11.01111011.110101）20101×00.010011規(guī)格化：x+y補=21010×11.010010 浮點表示：1010，11. 010010規(guī)格化：x-y補=21010×00.10

14、0110 浮點表示：1010，00.1001102.16利用SN74181芯片和SN74182芯片設(shè)計下列兩種方式的64位字長的ALU（框圖）1)二重并行進(jìn)位2）三重并行進(jìn)位第三章3.5已知某16位機(jī)主存采用半導(dǎo)體存儲器，其地址碼為20位，若使用16K*8位的SRAM組成該機(jī)所允許的最大主存空間，并選用模塊板結(jié)構(gòu)形式，問：（1）若每個模塊板為128K*16位，共需幾個模塊板？（220×16）/（217×16）=23=8 每個模塊板內(nèi)共有多少SRAM芯片？（128k×16）/（16k×8）=8×216（3）主存共需多少SRAM芯片？CPU如何選擇

15、各模塊板？ 16×8=128 ，CPU通過譯碼與片選方式選擇模塊板。（4）畫出該存儲器的組成邏輯框圖？ 3.6有一個16K*16位的存儲器，由1K*4位的DRAM芯片構(gòu)成（芯片內(nèi)部是64*64結(jié)構(gòu)）。問：（1）總共需要多少DRAM芯片？芯片1K×4位，片內(nèi)地址線10位（A9-A0 ），數(shù)據(jù)線4位。芯片總數(shù)為：（16K×16）/（1K×4）=16×464片（2）設(shè)計此存儲器組成框圖（要考慮刷新電路部分）。 存儲器容量為16K，故地址線總數(shù)為14位（A13A0），其中A13A12A11A10通過 4：16譯碼器產(chǎn)生片選信號CS0CS15 。若采用異

16、步刷新方式，且刷新間隔不超過2ms，則刷新信號周期是多少？刷新信號周期為：2ms/64=31.3us。若采用集中刷新方式，存儲器刷新一遍最少用多少讀/寫周期？設(shè)讀/寫周期T=0.1s，那么死時間率是多少？若用集中式刷新，則刷新一遍用64個讀/寫周期。死時間率為：64×0.1/2×1000=0.32%。3.7某機(jī)器中，已知ROM區(qū)域的地址空間為0000H3FFFH（用8K*8位的ROM芯片構(gòu)成），RAM的起始地址為6000H，地址空間為40K*16位（用8K*8位的RAM芯片構(gòu)成）。假設(shè)RAM芯片有和信號控制端，CPU的地址總線為A15A0，數(shù)據(jù)總線為D15D0.控制信號為R

17、/（讀/寫），（訪存），要求：（1）畫出地址譯碼方案： （2）將ROM與RAM同CPU連接。第四章4.1 名詞解釋：1）指令：是一種經(jīng)過編碼的操作命令，它指定需要進(jìn)行的操作，支配計算機(jī)中的信息傳遞以及主機(jī)與輸入輸出設(shè)備之間的信息傳遞，是構(gòu)成計算機(jī)軟件的基本元素。2）指令系統(tǒng)：是一臺計算機(jī)的指令集合，其性能取決了這臺計算機(jī)的基本功能機(jī)器語言：是一種用二進(jìn)制碼表示的、由一系列指令組成的匯編語言：采用文字方式（助記符）表示的程序設(shè)計語言，其中大部分指令和機(jī)器語言中的指令一一對應(yīng)，但不能被計算機(jī)的硬件直接識別。指令字形式地址；機(jī)器字長；8）等長指令與變長指令；9）尋址方式：對指令的地址碼進(jìn)行編碼，以得

18、到操作數(shù)在存儲器中的地址的方式。10）堆棧：按先進(jìn)后出（也就是后進(jìn)先出）順序存取的存儲的存儲組織（區(qū)）。4.2填空（根據(jù)操作數(shù)所在位置，指出相應(yīng)的尋址方式）1.操作數(shù)在寄存器中，稱為寄存器直接尋址方式。2.操作數(shù)地址在寄存器中，稱為寄存器間接尋址方式。3操作數(shù)在指令字中，稱為立即數(shù)尋址方式。4.主存中操作數(shù)的地址在指令字中，稱為直接尋址方式。操作數(shù)的地址，為某一寄存器內(nèi)容與位置之和，可以是相對、基址與變址尋址方式4.3尋址方式分為哪幾類？操作數(shù)基本尋址方式有哪幾種？每種基本尋址方式有效地址的數(shù)學(xué)形式如何表達(dá)？尋址方式分為：指令尋址方式和操作數(shù)尋址方式操作數(shù)尋址方式可分為：（1）隱含尋址（2）立

19、即尋址 Data=D（3）寄存器尋址 Data=(R)（4）寄存器直接尋址 EA=R（5）存儲器直接尋址 EA=A(6)寄存器間接尋址 EA=(R)(7)存儲器間接尋址 EA=(D)(8)相對尋址 EA=(PC)+D(9)基址尋址 EA=(R)基址+D（10）變址尋址 EA=(R)變址+D復(fù)合尋址方式1）相對間接尋址 EA=（RC）+D）2）間接相對尋址 EA=（PC）+（D）3）變址間接尋址 EA=（R）+D）4)間接變址尋址 EA=（R）+（D）5)基址+變址尋址 EA=（R）基址+（R）變址+D4.6假設(shè)某計算機(jī)指令字長度為32位，具有二地址、一地址、零地址3種指令格式，每個操作數(shù)地址規(guī)

20、定用8位表示。若操作數(shù)字段固定為8位，現(xiàn)已設(shè)計出K條二地址指令，L條零地址指令，那么這臺計算機(jī)最多能設(shè)計出多少條單地址指令？ 256-K-L 條4.7指令系統(tǒng)指令字長為20 位，具有雙操作數(shù)，單操作數(shù)和無操作數(shù)3種指令格式，每個操作數(shù)地址規(guī)定用6位表示，當(dāng)雙操作數(shù)指令條數(shù)取最大值，而單操作數(shù)指令條數(shù)也取最大值時，這3種指令最多可能擁有的指令數(shù)各是多少？ 雙操作數(shù)最多可擁有的指令數(shù)為255條，單操作數(shù)最多可擁有的指令數(shù)為63條，無操作數(shù)最多可擁有的指令數(shù)為64條。4.8基址寄存器的內(nèi)容是3000H（其中H表示十六進(jìn)制），變址寄存器的內(nèi)容是02B0H，指令地址碼為1FH，當(dāng)前正在執(zhí)行的指令地址是3

21、A00H，請問：變址尋址方式的訪存有效地址是多少？相對尋址方式訪存有效地址又是多少？變址尋址方式的訪存有效地址是：02B0H+001FH=02CFH 變址尋址方式的訪存有效地址是：3A00H+001FH=3A1FH4.10指令格式結(jié)構(gòu)如下所示，其中611位指定源地址，05位指定目標(biāo)地址。試分析指令格式及尋址方式特點。15 12 11 9 8 6 5 3 2 0OPCODE尋址方式寄存器尋址方式寄存器4.12某計算機(jī)字長為16位，主存容量為640kB，采用單字長單地址指令，共有80條指令。試用直接，間接，變址，相對四種尋址方式設(shè)計指令格式。某計算機(jī)字長為16位，主存容量為640K字，采用單字長單

22、地址指令，共有80條指令。試用直接、間接、變址、相對四種尋址方式設(shè)計指令格式。解：80條指令需占用操作碼字段（OP）7位，尋址模式（X）2位，形式地址（D）7位。其指令格式如下： 15 9 8 7 6 0OPXD尋址模式模式定義如下： X=00 直接尋址 有效地址為：EA=D（27） X=01 間接尋址 有效地址為：EA=（D）（64K） X=10 變址尋址 有效地址為：EA=（R）+ D（27） X=11 相對尋址 有效地址為：EA=（PC）+D（27） 其中R為變址寄存器（16位），PC為程序計數(shù)器（16位），在變址和相對尋址時，可采用交錯相加的方式來產(chǎn)生有效地址。其最大的尋址空間可達(dá)21

23、6+7=223220640K，故滿足題目要求。第五章5.2填空. 由LSI/VLSI制作的具有運算器和控制器功能，分析、控制并執(zhí)行指令的部件稱作控制器。. 保存當(dāng)前棧頂?shù)刂返募拇嫫鞣Q為棧頂指示器. 保存當(dāng)前正在執(zhí)行的指令地址的寄存器稱為指令寄存器. 指示當(dāng)前正在執(zhí)行的指令地址的寄存器稱為指令計數(shù)器. 微指令分為水平和垂直型微指令. 可同時執(zhí)行若干個微操作的微指令是水平，其執(zhí)行速度取決于垂直型微指令. 微程序通常存放在控制存儲器中 ，用戶可改寫的控制存儲器由EPROM組成. 在微程序控制器中，時序信號比較簡單，一般采用同步控制. 在同樣的半導(dǎo)體工藝條件下，硬布線控制邏輯比微程序控制邏輯復(fù)雜，但硬

24、布線控制速度比微程序控制速度快，因此，現(xiàn)代新型RISC機(jī)中多采用組合邏輯控制器. 若采用兩級流水線，第一級為取指級，第二級為執(zhí)行級。設(shè)第一級完成取指譯碼操作時間是200ns；第二級執(zhí)行周期，大部分指令180ns內(nèi)完成，只有兩條復(fù)雜指令需要360ns才能完成，問：機(jī)器周期應(yīng)該選定200ns時間，兩條復(fù)雜指令應(yīng)該采用延長機(jī)器周期或局部控制方法解決5.3下面?zhèn)€操作可以使用哪些寄存器？. 加法和減法運算（加法寄存器通用寄存器）. 乘法和除法運算（AX或AL）. 表示運算結(jié)果為零（狀態(tài)寄存器中的ZF）. 表示操作數(shù)超出了機(jī)器表示的范圍（狀態(tài)寄存器中的OF). 循環(huán)計數(shù)（CX）. 當(dāng)前正在運行的指令地址（

25、IP）. 向堆棧存放數(shù)據(jù)的地址（SP）. 保存當(dāng)前正在運行的指令字代碼（IR）. 識別指令操作碼的規(guī)定（指令譯碼器）. 暫時存放參加ALU運算操作數(shù)和結(jié)果（AC） 5.4控制器有哪些主要組成部件？有何作用？運算器又是由哪幾部件組成的？主要作用是什么？5.5CPU常用的控制方式有哪幾種？如何實現(xiàn)？ 指令控制，操作控制，時間控制，數(shù)據(jù)加工，中斷處理5.7 設(shè)R1，R2，R3，R4是CPU中的通用寄存器，試用方框圖語言表示出：1）讀取指令“LDA（R1），R2”；2）存數(shù)指令“STA R3，（R4）”的指令流程圖。5.10 設(shè)微處理器主頻是66MHz，平均每條指令的執(zhí)行時間是2個機(jī)器周期，每個機(jī)器周

26、期由2個時鐘脈沖構(gòu)成，請問：1）若儲存器為零等待時間，即儲存器可在一個周期內(nèi)完成讀寫操作，無需插入等待周期，平均每秒鐘執(zhí)行多少條指令？（1）主頻為66MHz，所以，主頻周期=1/66MHz=0.015us， 故一條指令執(zhí)行時間=0.015us×2×2=0.061us， 故每秒執(zhí)行的指令條數(shù)=1/0.061us=16.4MIPS。1） 若每兩個機(jī)器周期中有一個是訪問儲存器周期，而且需要插入2個機(jī)器周期的等待時間，平均每秒鐘執(zhí)行多少條指令？由題意，一條指令執(zhí)行時間=0.015us×2×（2+2）=0.12us，故每秒執(zhí)行的指令條數(shù)=1/0.12us=8.3M

27、IPS。第六章6.2判別總線使用權(quán)的優(yōu)先級別有幾種方法？各有什么特點？ 根據(jù)總線控制部件的位置,判別總線使用權(quán)有限級別可分為集中式和分散式控制.集中式控制分為鏈?zhǔn)讲樵?計數(shù)器查詢,和獨立請求方式.1. 鏈?zhǔn)讲樵兎绞降闹饕卣魇强偩€同意信號BG的傳送方式;它串行地從一個I/O接口傳送到另一個I/O接口.顯然,在查詢鏈中離總線控制器最近的設(shè)備具與最高優(yōu)先權(quán),離總線最遠(yuǎn),優(yōu)先權(quán)最低.2. 計數(shù)器定時方式:總線上的任一設(shè)備要求使用總線時,都通過BR線發(fā)出總線請求.總線控制器接到請求信號后,在BS線為"0"的情況下讓計數(shù)器開始計數(shù),計數(shù)值通過一組地址線發(fā)向各設(shè)備.每個設(shè)備接口都有一個

28、地址判別電路,當(dāng)?shù)刭|(zhì)線上的計數(shù)值與請求總線的接口的地址相一致時,該設(shè)備后的總線使用權(quán).每次計數(shù)值可以從"0"開始,也可以從終止點開始計數(shù),如果從 "0"開始,則各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兿嗤?如果從中止點開始,則各設(shè)備的優(yōu)先級都相同.3. 獨立請求方式 :每一個共享總線的設(shè)備均有一對總線請求和總線同意線.總線控制部件中有一個排隊電路,根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪一個設(shè)備,并對該設(shè)備發(fā)出同意信號.獨立請求方式的優(yōu)點是響應(yīng)時間快,并且對優(yōu)先次序的控制也很靈活.6.3比較單總線、雙總線、三總線結(jié)構(gòu)的性能特點。 單總線采用統(tǒng)一編址方法，省去了I/O指令，簡化

29、了指令系統(tǒng)。單總線結(jié)構(gòu)簡單，使用靈活，易擴(kuò)充。然而，由于主存的部分地址空間要用于外部設(shè)備接口寄存器尋址，故主存實際空間要小于地址空間。此外，所有的部件均通過一條總線進(jìn)行通信，分時使用總線，因此，通信速度比較慢。通常，單總線結(jié)構(gòu)適用于小型或微型計算機(jī)的系統(tǒng)總線。雙總線結(jié)構(gòu)保持了單總線系統(tǒng)簡單、易擴(kuò)充的優(yōu)點，但又在CPU和內(nèi)存之間專門設(shè)置了一組高速的存儲總線，使CPU可通過專用總線和存儲器交換信息，并減輕了系統(tǒng)總線的負(fù)擔(dān)，同時內(nèi)存仍可通過系統(tǒng)總線直接與外設(shè)之間實現(xiàn)DMA操作，而不必經(jīng)過CPU。這種雙總線系統(tǒng)以增加硬件為代價。當(dāng)前高檔微型機(jī)中廣泛采用這種總線結(jié)構(gòu)。三總線結(jié)構(gòu)是在雙總線系統(tǒng)的基礎(chǔ)上增加

30、I/O總線形成的。其中系統(tǒng)總線是CPU、內(nèi)存和通道（IOP）進(jìn)行數(shù)據(jù)傳送的公共通路，而I/O總線是多個外部設(shè)備與通道之間進(jìn)行數(shù)據(jù)傳送的公共通路，再DMA方式中，外設(shè)與存儲器直接交換數(shù)據(jù)而不經(jīng)過CPU，從而減輕CPU對數(shù)據(jù)I/O的控制，而“通道”方式進(jìn)一步提高了CPU的效率。由于增加了IOP，整個系統(tǒng)的效率將大大提高，然而這是以增加更多的硬件為代價換來的。三總線系統(tǒng)通常用于中、大型計算機(jī)中。6.4什么是同步通信和異步通信？各有什么特點？ 同步通信:總線上的部件通過總線進(jìn)行信息傳送時,用一個公共的時鐘信號來實現(xiàn)同步定時,這種方式稱為同步通信(無應(yīng)答通信).同步通信具有較高的傳輸速率,使用于總線長度

31、較短,各部件存取時間比較接近的情況. 異步通信:異步通信允許總線上的各部件有各自的時鐘,在部件之間進(jìn)行通信時沒有公共的時間標(biāo)準(zhǔn),而是靠發(fā)送信息時同時發(fā)出本設(shè)備的時間標(biāo)志信號,用"應(yīng)答方式"來進(jìn)行通信.異步方式分為單向方式和雙向方式兩種.單向方式不能判別數(shù)據(jù)是否正確傳送到對方,因而大多數(shù)采用雙向方式,即應(yīng)答式異步通信.由于異步通信采用應(yīng)答式全互鎖方式,因而,它使用于存取周期不同的部件之間的通信,對總線長度也沒有嚴(yán)格的要求.6.5總線通信控制解決的問題是什么？有幾種類型？各有何特點？常用的是哪一種？ 因為總線是公共的，為多個部件所共享，要有一個控制機(jī)構(gòu)來仲裁總線使用權(quán)。每當(dāng)總線

32、上的一個部件要與另外一個部件進(jìn)行通信時，就應(yīng)該發(fā)出請求信號。在統(tǒng)一時刻，可能有多個部件要求使用總線，這時總線控制部件將根據(jù)一定的判決原則來決定首先同意哪個部件使用總線。 根據(jù)總線控制部件的位置，控制方式可分為集中式和分散式。集中式特點是總線控制邏輯基本集中在一處。分散式的特點是總線控制邏輯分散在總線各部件中。 集中式控制是三總線，雙總線和單總線結(jié)構(gòu)機(jī)器中常用的方式。第七章7.1什么是I/O控制？其主要目標(biāo)是什么？ 對輸入和輸出操作進(jìn)行硬件和軟件的控制就是所謂的輸入/輸出控制,即I/O控制.I/O控制不僅要是外設(shè)和主機(jī)聯(lián)系起來,構(gòu)成一個"系統(tǒng)",而且要使系統(tǒng)具有較高的吞吐能力

33、和工作效率.7.2何謂程序中斷控制傳送？與程序直接控制方式相比有何異同？ 在程序終端控制方式中,外部設(shè)備在完成了數(shù)據(jù)傳送的準(zhǔn)備工作后,主動向CPU提出傳送請求,CPU暫停原執(zhí)行的程序,轉(zhuǎn)向信息交換服務(wù).在這種方式下,CPU的效率得以提高,這是因為設(shè)備在數(shù)據(jù)傳送準(zhǔn)備階段時,CPU仍在執(zhí)行原程序;此外,CPU不再向程序直接控制方式下那樣被儀態(tài)外設(shè)獨占,它可以同時與多臺設(shè)備進(jìn)行數(shù)據(jù)傳送,與程序查詢方式相同的實在信息傳送階段,CPU仍要執(zhí)行一段控制程序,還沒有完全擺脫I/O操作的具體管理.7.3什么是I/O通道？與DMA和外圍處理機(jī)方式相比有何不同？ 通道方式利用了DMA技術(shù),再加上軟件,形成一種新的

34、控制方式.通道是一種簡單的處理機(jī),它有指令系統(tǒng),能執(zhí)行程序,它的獨立工作的能力比DMA強(qiáng),能對多臺不同類型的設(shè)備統(tǒng)一管理,對多個設(shè)備同時傳送信息.而外微處理機(jī)的結(jié)構(gòu)更接近于一般的處理機(jī),它可完成I/O通道所要完成的I/O控制,還可完成馬之變幻,格式處理,數(shù)據(jù)塊的檢錯,糾錯等操作,因而可以說外微處理機(jī)結(jié)構(gòu)就是一般的小型計算機(jī).7.4外圍設(shè)備有哪幾種編碼方法？各有何特點？ 外設(shè)有兩種編址方法,一種是統(tǒng)一編址,一種是單獨編址.所謂統(tǒng)一編址法,就是將I/O設(shè)備中的控制寄存器,數(shù)據(jù)據(jù)寄存器等也和內(nèi)存單元一樣看待,將它們和內(nèi)存單元一起編排地址,它的特點就是訪問內(nèi)存單元的指令就可以訪問I/O設(shè)備的米也寄存器

35、,不需要專門的I/O指令組.而在單獨編址的方法中,內(nèi)存單元與I/O設(shè)備的地址是分開的,訪問內(nèi)存單元與訪問I/O設(shè)備的指令是不同的,有兩套指令系統(tǒng).7.6何謂中斷優(yōu)先？有哪幾種方法？各有何特點？ 所謂中斷判優(yōu)就是判別中斷條件,確定中斷源,并轉(zhuǎn)入相應(yīng)的中斷服務(wù)程序入口,這也是中斷處理首先要解決的問題.大致有三種不同的方法. 1.查詢法:這是最簡單的實現(xiàn)方法,在這種查詢方式下,CPU首先轉(zhuǎn)向固定的中斷查詢程序入口,執(zhí)行愛程序,可以確定相應(yīng)的中斷請求,查詢的順序決定了設(shè)備中斷優(yōu)先權(quán).這種軟件查詢方法是用于低速和中速設(shè)備.它的優(yōu)點是中斷條件標(biāo)志的優(yōu)先級可用程序任意改變,靈活性好,缺點是設(shè)備多時速度慢.

36、2.串行排隊鏈發(fā)與向量中斷:該方法是由硬件實現(xiàn)的具有公共請求線的判優(yōu)選擇方式.向量中斷方式是為每一個中斷源設(shè)置一個中斷向量的方式,中斷向量包括了該中斷源的中斷服務(wù)程序入口地址.它完全由硬件直接產(chǎn)生中斷響應(yīng)信號,經(jīng)過中斷排隊和編碼邏輯,又被選中的設(shè)備直接送回中斷向量. 3.獨立請求法:改判優(yōu)方法中具有較高優(yōu)先權(quán)的中斷請求自動分所比它優(yōu)先權(quán)地的所有中斷請求,該方法速度庫開,但連線多,邏輯電路復(fù)雜. 7.7在程序中斷過程中，哪些工作由硬件完成？哪些工作由軟件完成？哪些工作既可由硬件也可由軟件完成？ 中斷請求、中斷允許、禁止和中斷的響應(yīng)都是由硬件實現(xiàn)的。中斷處理過程中，關(guān)中斷、保存斷點一般由硬件實現(xiàn)，

37、判別中斷條件所用的串行排隊連法也由硬件實現(xiàn)。執(zhí)行中斷服務(wù)程序由軟件完成。保存現(xiàn)場可以由硬件完成，也可以由軟件完成。7.9采用DMA方式傳送一批數(shù)據(jù)是否要程序中斷？為什么？據(jù)此分析DMA接口應(yīng)由哪些部分構(gòu)成？ 采用DMA方式傳送一批數(shù)據(jù)需要程序中斷。因為在DMA方式中，當(dāng)數(shù)據(jù)傳送完畢時，DMA控制器向CPU報告DMA操作結(jié)束，CPU會以中斷方式響應(yīng)DMA結(jié)束請求，并由CPU在中斷程序中進(jìn)行結(jié)束后的處理工作。 DMA接口由以下幾個部分組成： （1）內(nèi)存地址計數(shù)器。保存內(nèi)存數(shù)據(jù)緩沖的首地址。 （2）字計數(shù)器。每完成一個字或字節(jié)的傳送后，該計數(shù)器減1，計數(shù)器為0時，傳送結(jié)束，發(fā)一個信號到中斷機(jī)構(gòu)。 （3）中斷機(jī)構(gòu)。可向CPU提出中斷請求。 （4）控制/狀態(tài)邏輯。 （5）數(shù)據(jù)緩沖寄存器。 （6）DMA請求標(biāo)志。第八章8.2外圍設(shè)備可分為哪些類型