數(shù)?；旌闲盘?hào)電路設(shè)計(jì)_第二講

數(shù)模混合信號(hào)集成電路設(shè)計(jì)第二講ADC 華僑大學(xué) 電子與信息工程學(xué)院電子工程系楊驍凌朝東xiaoyanghqu Analog To Digital 自然所有的界物理量如聲音 光 溫度等都是以模擬信號(hào)的形式存在 隨著現(xiàn)代集成電路器件尺寸不斷減小 速度不斷加快 集成度不斷提高 廉價(jià) 高速的數(shù)字集成電路大量出現(xiàn) 這些數(shù)字集成電路能夠完成相當(dāng)復(fù)雜的數(shù)字信號(hào)處理任務(wù) 數(shù)字信號(hào)處理技術(shù)具有更多的優(yōu)勢(shì) 便于傳輸 計(jì)算 存儲(chǔ)等優(yōu)點(diǎn) 一般都采用把復(fù)雜的信號(hào)處理任務(wù)放在數(shù)字域來(lái)完成 從而降低整個(gè)系統(tǒng)的設(shè)計(jì)難度 成本和功耗 A D和D A是連接模擬和數(shù)字的橋梁 ADC DAC 常見的ADC 全并行FlashADC 逐次逼近 SuccessiveApproximation ADC 流水線 Pipelined ADC SigmaDeltaADC 折疊 Folding ADC 兩步型 Two StepFlash ADC 內(nèi)插型 Interpolating ADC 算法 Algorithmic ADC 常見的模數(shù)轉(zhuǎn)換器結(jié)構(gòu) 精度與速度的折衷 在數(shù)據(jù)采集系統(tǒng)中存在兩種信號(hào) 模擬信號(hào) 數(shù)字信號(hào) 信號(hào)種類 被采集物理量的電信號(hào) 計(jì)算機(jī)運(yùn)算 處理的信息 模擬信號(hào)的數(shù)字化處理 ADC基本過(guò)程 ADC包括兩個(gè)過(guò)程 1 采樣 時(shí)間離散化 2 量化 幅度離散化 采樣過(guò)程 時(shí)間離散化 采樣過(guò)程即把連續(xù)時(shí)間離散化 這一過(guò)程必須滿足奈奎斯特采樣定理 即采樣頻率必須大于2倍的奈奎斯特頻率 也就是采樣頻率大于奈奎斯特率 如果不滿足采樣定理 采樣過(guò)程就會(huì)產(chǎn)生信號(hào)頻譜的混疊 為了避免信號(hào)頻譜的混疊 信號(hào)在采樣前必須通過(guò)一個(gè)抗混疊濾波器 把信號(hào)變?yōu)橐粋€(gè)帶限信號(hào) 這個(gè)過(guò)程可逆 實(shí)用的辦法是加入保持器 常用的為零階保持器 量化 幅度離散化 量化過(guò)程就是把模擬信號(hào)的連續(xù)幅值離散化 用有限的數(shù)字去表示模擬信號(hào)幅值的大小 量化過(guò)程是不可逆的 經(jīng)過(guò)量化得到的數(shù)字信號(hào)不可能不失真地恢復(fù)到原來(lái)信號(hào) 它必定要引入量化誤差或量化噪聲 沖激串抽樣 當(dāng)時(shí) 當(dāng)時(shí) 從頻譜圖可以看出 要使各頻移不重疊 抽樣頻率 s 2 m m為f t 的頻譜F j 的最高頻率 否則 s 2 m 抽樣信號(hào)的頻譜會(huì)出現(xiàn)混疊 根據(jù)頻域卷積定理 信號(hào)重建 量化 量化過(guò)程把模擬信號(hào)的連續(xù)幅值離散化 用有限的數(shù)字去表示模擬信號(hào)幅值的大小 量化過(guò)程是不可逆的 經(jīng)過(guò)量化得到的數(shù)字信號(hào)不可能不失真地恢復(fù)原信號(hào) 它必定要引入量化誤差或量化噪聲 根據(jù)量化過(guò)程中量化器的輸入與輸出的關(guān)系 可分為均勻量化和非均勻量化 大多數(shù)模數(shù)轉(zhuǎn)換器采用均勻量化器 ADC一些基本概念 表示能夠分辨的最小輸入模擬量 表示相鄰的數(shù)字輸出量之間的間隔 量化臺(tái)階 理想ADC位數(shù)與量化臺(tái)階數(shù)M的關(guān)系 3bit則有7個(gè)量化臺(tái)階數(shù) 量化器的量化誤差在 0 2 之間變化 量化噪聲 假設(shè)量化誤差為加性白噪聲后 可以得到其統(tǒng)計(jì)參數(shù) 均值m及方差 2 均值m表示了量化噪聲的直流分量 方差 2則表示了除去直流分量后 量化噪聲的平均功率 如果量化噪聲為白噪聲 則其概率密度函數(shù)如圖所示 其代數(shù)表達(dá)式為 量化噪聲概率密度函數(shù) 理想ADC的SNR 若輸入信號(hào)為峰 峰幅值等于2A 幅值為A 的正弦信號(hào) 要使量化器不發(fā)生過(guò)載 則A的最大值為VFS 2 輸入信號(hào)的平均功率為 則量化器理論上能得到的最大信號(hào)噪聲比為 量化器每增加一位 其SNR增加大約6dB 理想ADC的特性 精度 1LSB D VFS 2N模擬輸入范圍 0 5D 2N 0 5 D對(duì)于3位ADC 0 5D 7 5D 量化誤差的定義 量化誤差 模擬輸入與數(shù)字輸出經(jīng)過(guò)理想DAC之后的差值 也稱為余量電壓或量化噪聲 量化誤差曲線 斜坡信號(hào)輸入 也稱為余量曲線 正弦信號(hào)輸入 ADC的動(dòng)態(tài)范圍 假定電路噪聲 量化噪聲 則動(dòng)態(tài)范圍定義為若信號(hào)與噪聲的峰均比相同 也可以用電壓來(lái)近似由于實(shí)際噪聲以及ADC的非理想特性 達(dá)不到最大的動(dòng)態(tài)范圍 量化噪聲en的概率密度函數(shù) PDF 通?？烧J(rèn)為量化噪聲為 D 2 D 2 內(nèi)的均勻分布其均值為0 方差為 即量化噪聲的功率 ADC的SQNR 信號(hào) 量化噪聲比ADC精度每增加1位 其SQNR增加約6dB ADC性能指標(biāo) ADC性能指標(biāo) 靜態(tài)性能指標(biāo)和動(dòng)態(tài)性能指靜態(tài)性能指標(biāo) StaticSpecifications 靜態(tài)參數(shù)主要表征ADC在靜態(tài)不變的測(cè)試環(huán)境下的性能表現(xiàn) 測(cè)試時(shí)所加的測(cè)試信號(hào)在ADC轉(zhuǎn)換時(shí)刻保持不變 有時(shí)又稱為DC性能 動(dòng)態(tài)性能指標(biāo) 主要表征ADC在動(dòng)態(tài)變化的環(huán)境下的性能表現(xiàn) 測(cè)試時(shí)所加測(cè)試信號(hào)是時(shí)間的函數(shù) 測(cè)試信號(hào)在ADC轉(zhuǎn)換時(shí)刻是變化的 靜態(tài)性能指標(biāo) 靜態(tài)性能指標(biāo) 失調(diào)誤差 Offset 增益誤差 GainOffset 微分非線性 DifferentialNonlinearity DNL 積分非線性 IntegratedNonlinearity INL 靜態(tài)性能指標(biāo) 失調(diào)誤差 OffsetError 失調(diào)誤差 定義 實(shí)測(cè)的轉(zhuǎn)換曲線第一個(gè)轉(zhuǎn)折點(diǎn)處的輸入電壓 1 2LSB1 3 4LSB 滿幅度誤差 定義 實(shí)測(cè)的轉(zhuǎn)換曲線最后一個(gè)轉(zhuǎn)折點(diǎn)處的輸入電壓 1 2LSB與理想的滿幅度電壓之差5 3 4LSB 靜態(tài)性能指標(biāo) 增益誤差 GainError 增益誤差是預(yù)估傳遞函數(shù)和實(shí)際斜率的差別 失調(diào)和滿幅度誤差的結(jié)合 失調(diào) 滿幅度誤差以及增益誤差很容易用后續(xù)的數(shù)字信號(hào)處理消除 影響不大重要是的DNL和INL測(cè)量INL和DNL時(shí)需要去除失調(diào)和滿幅度誤差的影響 所以連接實(shí)測(cè)的兩個(gè)端點(diǎn)代替理想的轉(zhuǎn)換特性 靜態(tài)性能指標(biāo) 微分非線性 DifferentialNonlinearity DNL 理想條件下 模數(shù)器件相鄰兩個(gè)數(shù)據(jù)之間 模擬量的差值都是一樣的 但實(shí)際上 相鄰兩刻度之間的間距不可能都是相等的 DNL定義為 相鄰兩個(gè)轉(zhuǎn)換點(diǎn)之間的距離與理想值的最大偏差 DNL的具體數(shù)值依賴于具體的輸出碼字 如果不指定具體的碼字而衡量整個(gè)模數(shù)轉(zhuǎn)換器的微分非線性誤差指標(biāo) 則所指為所有微分非線性誤差中最大的一個(gè) 微分非線性DNL DNL定義 實(shí)際碼的寬度與1LSB D 之差方法 連接兩個(gè)端點(diǎn) 得出理想的轉(zhuǎn)換特性去除失調(diào) 滿幅度和增益誤差測(cè)DNL DNL的幾點(diǎn)說(shuō)明 理想情況下 每個(gè)碼相差D 所以每個(gè)碼處的DNL 0 測(cè)DNL前 需要先消除失調(diào)和滿幅度誤差DNL k 是個(gè)向量 表示各個(gè)碼處的DNL測(cè)試時(shí) 通常需要報(bào)告每個(gè)碼的DNL 若只給一個(gè)值 則是最大值 DNL計(jì)算舉例 理想3位ADCLSB 0 1 VFS 0 8V失調(diào)為0 02 0 05 0 03V表示為 0 03 0 1 0 03LSB滿幅度誤差為0 68 0 65 0 03V表示為0 03 0 1 0 03LSB消除失調(diào)和滿幅度誤差后 重新計(jì)算LSBLSB 0 68 0 02 2N 2 0 11 算出每個(gè)碼的寬度相鄰轉(zhuǎn)折電壓之差不需計(jì)算碼 0 的寬度計(jì)算出DNL 算出每個(gè)碼的寬度相鄰轉(zhuǎn)折電壓之差不需計(jì)算碼 0 的寬度計(jì)算出DNL 最大DNL為0 64LSB 存在失碼和非單調(diào)性時(shí)的DNL 存在失碼時(shí) DNL為最小值 1 DNL不可能小于 1 轉(zhuǎn)換特性存在非單調(diào)性時(shí) DNL 1DNL的重要性質(zhì) 存在失碼和非單調(diào)性時(shí)的DNL 存在失碼時(shí) DNL為最小值 1 DNL不可能小于 1 轉(zhuǎn)換特性存在非單調(diào)性時(shí) DNL 1DNL的重要性質(zhì) 靜態(tài)性能指標(biāo) 積分非線性 IntegralNonlinearity INL ADC的實(shí)際轉(zhuǎn)換曲線與理想轉(zhuǎn)換曲線之間的偏差 積分非線性表示了ADC器件在所有的數(shù)值點(diǎn)上對(duì)應(yīng)的模擬值和真實(shí)值之間誤差最大的那一點(diǎn)的誤差值 也就是輸出數(shù)值偏離線性最大的距離 LSB INL是DNL誤差的數(shù)學(xué)積分 ADC的積分非線性 INL INL定義 實(shí)際碼轉(zhuǎn)折點(diǎn)電壓與理想轉(zhuǎn)折點(diǎn)電壓之差方法 連接兩個(gè)端點(diǎn)去除失調(diào) 滿幅度和增益誤差 得出理想的轉(zhuǎn)換特性測(cè)INL 求INL的方法 方法1 用上述方法直接測(cè)量求解 碼m的INL為方法2 根據(jù)DNL計(jì)算INL可以證明 INL是DNL的累加和 求解INL的例子 靜態(tài)性能指標(biāo) 總之 非線性微分和積分是指代碼轉(zhuǎn)換與理想狀態(tài)之間的差異 非線性微分 DNL 主要是代碼步距與理論步距之差 而非線性積分 INL 則關(guān)注所有代碼非線性誤差的累計(jì)效應(yīng) 對(duì)一個(gè)ADC來(lái)說(shuō) 一段范圍的輸入電壓產(chǎn)生一個(gè)給定輸出代碼 非線性微分誤差為正時(shí)輸入電壓范圍比理想的大 非線性微分誤差為負(fù)時(shí)輸入電壓范圍比理想的要小 從整個(gè)輸出代碼來(lái)看 每個(gè)輸入電壓代碼步距差異累積起來(lái)以后和理想值相比會(huì)產(chǎn)生一個(gè)總差異 這個(gè)差異就是非線性積分誤差 ADC動(dòng)態(tài)性能指標(biāo) 靜態(tài)特性INL和DNL不能反映ADC抑制噪聲的特性以及信號(hào)頻率對(duì)性能的影響信噪比 Signal to Noise Ratio SNR 信號(hào)功率與指定信號(hào)帶寬內(nèi)除去諧波之后的所有噪聲功率之比 一般用dB來(lái)表示 SNR與輸入信號(hào)的幅度和頻率有關(guān) 并隨著輸入信號(hào)幅值減小而減小 信號(hào)噪聲諧波失真比 Signal to Noise Plus DistortionRatio SNDR 信號(hào)功率與指定信號(hào)帶寬內(nèi)所有噪聲功率 包括諧波分量 之比 它測(cè)量的是輸出信號(hào)所有傳遞函數(shù)非線性加上系統(tǒng)所有噪聲 量化 抖動(dòng)和假頻 的累積效果 與SNR相比 SNDR隱含地表示了電路的非線性失真問(wèn)題 理想的ADC的SNR與SNDR相等 等于SNR SNDR 6 02B 1 76dB 系統(tǒng)內(nèi)部噪聲會(huì)SNR小于理論值 可能造成誤差的原因包括 器件量化誤差 器件內(nèi)部噪聲和非線性噪聲 ADC動(dòng)態(tài)性能指標(biāo) 動(dòng)態(tài)性能指標(biāo)無(wú)雜散動(dòng)態(tài)范圍 Spurius FreeDynamicRage SFDR 信號(hào)功率與指定信號(hào)帶寬內(nèi)最大噪聲功率之比 一般最大噪聲為諧波信號(hào) 所以有時(shí)也定義為信號(hào)功率與指定信號(hào)帶寬內(nèi)最大諧波功率之比 雜波通常產(chǎn)生于各諧波中 雖然并不總是這樣 它表示器件輸入和輸出之間的非線性 在頻域中 SFDR是衡量線性特性的有效方法 ADC動(dòng)態(tài)性能指標(biāo) 動(dòng)態(tài)性能指標(biāo)總諧波失真 TotalHarmonicDistortion THD 信號(hào)功率與所有諧波分量功率和之比 在實(shí)際計(jì)算時(shí) 只計(jì)算前幾次的諧波分量 一般為前6次諧波 而忽略高次諧波分量 ADC動(dòng)態(tài)性能指標(biāo) 動(dòng)態(tài)性能指標(biāo)有效位數(shù) EffectiveNumberofBits ENOB 有效位數(shù)ENOB是在ADC器件信噪比基礎(chǔ)上計(jì)算出來(lái)的 它將傳輸信號(hào)質(zhì)量轉(zhuǎn)換為等效比特分辨率 通過(guò)使用快速傅立葉變換 FFT 算法來(lái)計(jì)算離散傅立葉變換 DFT 制造商可以測(cè)量ADC模塊的SNDR 并用其來(lái)計(jì)算有效位數(shù) ENOB ADC動(dòng)態(tài)性能指標(biāo) ADC動(dòng)態(tài)性能指標(biāo) Datasheet中所指的16bit是ADC輸出的位數(shù) 而不是ADC的有效位數(shù)ENOB 一般而言 它指無(wú)丟碼 NoMissingCodes 精度 無(wú)丟碼 當(dāng)輸入信號(hào)電壓ADC滿刻度輸入范圍內(nèi)掃描 即從最小值到最大值逐漸變化 所有可能的數(shù)字碼都將在ADC的輸出出現(xiàn) ADC動(dòng)態(tài)性能指標(biāo) 動(dòng)態(tài)性能指標(biāo)優(yōu)良指數(shù) FigureofMerit FoM 衡量不同帶寬和精度ADC在功耗方面的性能 功率效率 動(dòng)態(tài)指標(biāo) 動(dòng)態(tài)特性 SNR SNDR SFDR測(cè)試方法 輸入一個(gè)理想正弦波 對(duì)ADC的轉(zhuǎn)換結(jié)果進(jìn)行DFT分析 得出動(dòng)態(tài)特性 DFT分析 DFT 輸入為N個(gè)等時(shí)間間隔的轉(zhuǎn)換結(jié)果 間隔為1 fs 輸出為0 fs之間的N條等間距的頻率譜線 間距為fs N 且關(guān)于fs 2對(duì)稱若N 2 k 可以用FFT快速算法計(jì)算DFT理想正弦信號(hào)的DFT為單線譜 只有正弦頻率處有輸出 其余譜線為0 時(shí)域取值為整數(shù)周期的影響 頻譜泄漏 整周期 輸出為單根直線 非整周期 輸出頻譜泄漏不是ADC性能的反映 必須杜絕 理想正弦輸入 頻譜泄漏的原因 DFT計(jì)算 有限長(zhǎng)序列周期沿拓實(shí)現(xiàn)無(wú)現(xiàn)場(chǎng)序列 若非整周期造成信號(hào)失真 頻譜泄漏的解決方法 方法1 相干采樣 使輸入信號(hào)頻率與采樣頻率關(guān)聯(lián) 嚴(yán)格保證整周期fs 采樣頻率 fin 輸入信號(hào)頻率N FFT分析的點(diǎn)數(shù) 4096 8192 M fin的周期數(shù)例 fs 40M N 1024 M 89 fin 3 4765625MHz常用在仿真中 可以精確地設(shè)置輸入信號(hào)頻率實(shí)際測(cè)試時(shí) 受到信號(hào)源頻率精度的限制 難以保證整周期 頻譜泄漏的解決方法 方法2 對(duì)時(shí)域序列加窗處理 Hanning或Nuttall 測(cè)試常用方法 點(diǎn)數(shù)越多越精確 根據(jù)DFT結(jié)果計(jì)算動(dòng)態(tài)性能 SNR 信號(hào) 噪聲 實(shí)際ADC的頻譜 信號(hào)直流分量諧波失真噪聲 ENOB通常比N小1 4左右 SNRPnoise DFT結(jié)果中除信號(hào)分量 DC分量和各次諧波分量之外的所有分量功率之和SNDRSFDR 無(wú)失真動(dòng)態(tài)范圍 ENOB 有效精度 主要內(nèi)容 ADC的概述ADC性能指標(biāo)分析與測(cè)試方法CMOS采樣電路開關(guān)的導(dǎo)通電阻引入的非理想性開關(guān)的時(shí)鐘饋通和電荷注入采樣保持器結(jié)構(gòu)CMOSADC的結(jié)構(gòu) 主要內(nèi)容 ADC的概述ADC性能指標(biāo)分析與測(cè)試方法CMOS采樣電路開關(guān)的導(dǎo)通電阻引入的非理想性開關(guān)的時(shí)鐘饋通和電荷注入采樣保持器結(jié)構(gòu)CMOSADC的結(jié)構(gòu) 理想采樣保持電路 準(zhǔn)確名稱 跟蹤保持 trackandhold 實(shí)際采樣保持電路的問(wèn)題 開關(guān)導(dǎo)通電阻引入的非理想性導(dǎo)通電阻引入噪聲導(dǎo)通電阻限制了帶寬 限制轉(zhuǎn)換速度導(dǎo)通電阻是輸入信號(hào)的函數(shù) 存在非線性 造成SFDR降低開關(guān)的電荷注入和時(shí)鐘饋通 問(wèn)題1 kT C噪聲 導(dǎo)通電阻與電容C形成低通濾波器 產(chǎn)生的輸出噪聲功率為kT C 與電阻大小無(wú)關(guān) 在高精度ADC中有較大影響要求 kT C 量化噪聲功率由此 可根據(jù)轉(zhuǎn)換精度確定采樣電容的大小 采樣電容與轉(zhuǎn)換精度的關(guān)系 電容面積限制了乃奎斯特率ADC精度的提高過(guò)采樣ADC可以降低對(duì)電容面積的要求 問(wèn)題2 導(dǎo)通電阻對(duì)速度的影響 導(dǎo)通電阻和采樣電容確定了時(shí)間常數(shù)輸出電壓穩(wěn)定到誤差小于1LSB需要一定的時(shí)間 由此可確定最高采樣頻率 導(dǎo)通電阻確定 速度 精度和電容都要求低導(dǎo)通電阻 開關(guān)的導(dǎo)通電阻 線性區(qū)工作 電阻不為常數(shù) 信號(hào)越大 導(dǎo)通電阻越大引入非線性 增加采樣時(shí)間可降低電阻引入的非線性 HD2 69 5dBFSHD3 76 3 電源電壓對(duì)非線性的影響 電源電壓增加對(duì)三次諧波改善更明顯 ADC的SFDR優(yōu)化措施 SFDR對(duì)采樣的非線性很敏感解決措施 增大開關(guān)尺寸 降低電阻增加了開關(guān)的電荷注入增加了漏源的非線性結(jié)電容 引入其他非線性增大VDD VFS降低了動(dòng)態(tài)范圍互補(bǔ)開關(guān)使VGS恒定并最大化 措施1 互補(bǔ)CMOS開關(guān) 互補(bǔ)開關(guān)在電源電壓較高時(shí) 能顯著改善開關(guān)性能低電源電壓使工作范圍減小 措施2 Boot開關(guān)實(shí)現(xiàn)恒定VGS采樣 基本思想 開關(guān)導(dǎo)通時(shí) 柵電壓VG為VDD Vin使VGS始終等于VDD降低了導(dǎo)通電阻 并去除了非線性 實(shí)用的Boost開關(guān)電路 VDD倍增電路 VDD倍增 C1 C2下極板的電壓0 VDD變化上極板電壓VDD 2VDD變化 恒定VGS的實(shí)現(xiàn) 主要內(nèi)容 ADC的概述ADC性能指標(biāo)分析與測(cè)試方法CMOS采樣電路開關(guān)的導(dǎo)通電阻引入的非理想性開關(guān)的時(shí)鐘饋通和電荷注入采樣保持器結(jié)構(gòu)CMOSADC的系統(tǒng)結(jié)構(gòu) 時(shí)鐘饋通和電荷注入 時(shí)鐘信號(hào)由高到低變化時(shí)輸出產(chǎn)生失調(diào)電壓時(shí)鐘饋通電荷注入 時(shí)鐘饋通和電荷注入分析 1 Case1 時(shí)鐘下降速度慢的情況 開關(guān)關(guān)斷之前溝道仍然存在 溝道電荷可以泄放到 端 不存在電荷注入只受時(shí)鐘饋通影響 包含CDB 大小隨Vin變化 引入非線性 時(shí)鐘饋通和電荷注入分析 2 Case2 時(shí)鐘下降速度很快的情況 沒有溝道 電荷無(wú)法泄放 均勻地注入到 端和D端失調(diào)電壓同時(shí)受到時(shí)鐘饋通和電荷注入的 在工作速度范圍內(nèi) 盡量使時(shí)鐘下降的慢些 可以減輕電荷注入的影響 但時(shí)鐘饋通依然存在 開關(guān)的時(shí)鐘速度對(duì)失調(diào)的影響 時(shí)鐘饋通和電荷注入的解決措施 措施1 互補(bǔ)CMOS開關(guān)若NMOS和PMOS的尺寸相同 可以起到較好的改善作用N管和P管遷移率不同 引起導(dǎo)通電阻的非線性 措施2 增加dummy管 選擇L1 L2 W1 2W2 可以顯著抵消電荷注入 問(wèn)題 1 要保證時(shí)鐘的上升和下降匹配 2 開關(guān)兩端阻抗匹配使Q1平分到兩端 3 dummy管增加了寄生電容 降低了帶寬 措施3 差動(dòng)采樣 失調(diào)誤差可抵消不能消除非線性誤差 與信號(hào)有關(guān)的誤差 措施4 下極板采樣 M2比M1提前一點(diǎn)時(shí)間關(guān)斷 使Cs的下極板沒有到地的通路當(dāng)M1關(guān)斷時(shí) M1的電荷無(wú)法注入到Cs上M2的VGS是固定值 關(guān)斷時(shí)引起的誤差可以差動(dòng)采樣消除 主要內(nèi)容 ADC的概述ADC性能指標(biāo)分析與測(cè)試方法CMOS采樣電路開關(guān)的導(dǎo)通電阻引入的非理想性開關(guān)的時(shí)鐘饋通和電荷注入采樣保持器結(jié)構(gòu)CMOSADC的系統(tǒng)結(jié)構(gòu) 基于下極板采樣的翻轉(zhuǎn)式采樣保持器 f1和f2為不交疊時(shí)鐘 即不能同時(shí)使開關(guān)導(dǎo)通f1比f(wàn)1d略微提前關(guān)斷 實(shí)現(xiàn)下極板采樣 跟蹤相 保持相 處在信號(hào)通路上 采用boosted的恒定VGS開關(guān) 減小導(dǎo)通電阻 增加線性度 其余開關(guān)可采樣CMOS開關(guān) 實(shí)用的差動(dòng)形式的翻轉(zhuǎn)式采樣保持器 閉環(huán)增益等于1反饋系數(shù)等于1 必須保證運(yùn)放的穩(wěn)定性和速度單級(jí)的增益提高性運(yùn)放為首選結(jié)構(gòu) 下極板采樣的電荷再分布式SHA f1相 X節(jié)點(diǎn)的電荷 f2相 X節(jié)點(diǎn)的電荷電荷守恒 失調(diào)項(xiàng)由差動(dòng)采樣消除 差動(dòng)電荷再分布的輸入輸出 可實(shí)現(xiàn)可編程增益 利用電荷再分布式結(jié)構(gòu)實(shí)現(xiàn)運(yùn)算 電荷再分布式結(jié)構(gòu) 跟蹤相 S1和S3導(dǎo)通 S2關(guān)斷保持相 S2導(dǎo)通 S1和S3關(guān)斷可實(shí)現(xiàn)大于1的放大倍數(shù) 時(shí)鐘生成電路 產(chǎn)生雙相不交疊時(shí)鐘及下極板采樣時(shí)鐘 FlashADC FlashADC 量化器中比較器的輸出信號(hào)為溫度碼 所以需要譯碼電路來(lái)實(shí)現(xiàn)溫度碼到二進(jìn)制碼的轉(zhuǎn)換 實(shí)現(xiàn)溫度碼到二進(jìn)制碼轉(zhuǎn)換的譯碼電路有多種類型 如ROM譯碼器 WallaceTree譯碼器 FATTree譯碼器 多路開關(guān) multiplexer 譯碼器 FlashADC 溫度碼到二進(jìn)制碼電路 溫度碼到二進(jìn)制碼電路 氣泡問(wèn)題 溫度碼到二進(jìn)制碼電路 氣泡問(wèn)題 溫度碼到二進(jìn)制碼電路 氣泡問(wèn)題 溫度碼到二進(jìn)制碼電路 比較器亞穩(wěn)態(tài)問(wèn)題 溫度碼到二進(jìn)制碼電路 Gray編碼 溫度碼到二進(jìn)制碼電路 格雷碼的使用 不但能夠抑制亞穩(wěn)態(tài)帶來(lái)的問(wèn)題 還可以減小氣泡的影響 當(dāng)氣泡的數(shù)量增加時(shí) 格雷碼的輸入仍然與無(wú)氣泡時(shí)溫度碼對(duì)應(yīng)的格雷值 從而可得到合理近 主要內(nèi)容 ADC的概述ADC性能指標(biāo)分析與測(cè)試方法CMOS采樣電路CMOS比較器CMOSADC的結(jié)構(gòu) 理想比較器 比較兩個(gè)模擬電壓的瞬時(shí)值 輸出數(shù)字 0 或 1 連續(xù)時(shí)間或分立時(shí)間性能 精度 增益和失調(diào)速度 小信號(hào)帶寬 建立時(shí)間 過(guò)載恢復(fù)時(shí)間功耗輸入電容回踢 增益要求 實(shí)現(xiàn)高增益的方法 特殊的 放大 不要求線性不要求連續(xù)時(shí)間 在給定的某個(gè)時(shí)刻放大可能的實(shí)現(xiàn)方法 單級(jí)放大 開環(huán)OTA多級(jí)放大 多級(jí)電阻負(fù)載差動(dòng)對(duì)級(jí)聯(lián)帶正反饋的鎖存器 若用OTA作比較器 最高頻率 400KHz 多級(jí)級(jí)聯(lián) 影響速度的因素 單級(jí)增益和級(jí)數(shù) 正反饋鎖存器 鎖存器的等效增益 實(shí)際比較器的結(jié)構(gòu) 在鎖存器之前采樣預(yù)放大的原因失調(diào) 鎖存器的失調(diào)為10 100mV共模抑制減小回踢消除亞穩(wěn)態(tài) 預(yù)放大器對(duì)失調(diào)的抑制 失調(diào)消除技術(shù) OutputSeriesCancellation InputSeriesCancellation 比較器實(shí)例 1 失調(diào)消除階段 實(shí)例 2 實(shí)例 3 實(shí)例 4 動(dòng)態(tài)比較器 主要內(nèi)容 ADC的概述ADC性能指標(biāo)分析與測(cè)試方法CMOS采樣電路CMOSADC的結(jié)構(gòu)串行ADC逐次逼近ADCFLSAHADC插值 折疊 折疊插值流水線ADC 各種ADC結(jié)構(gòu)的速度和精度 低速 串行 A D轉(zhuǎn)換器 單斜率 原理 斜坡電壓為0時(shí) 開始計(jì)數(shù) 等于Vin時(shí) 停止計(jì)數(shù) 計(jì)數(shù)器的輸出結(jié)果正比于Vin優(yōu)點(diǎn) 簡(jiǎn)單 低功耗 INL只取決于諧波電壓的線性度 與其它器件無(wú)關(guān) 缺點(diǎn) 速度很低 高精度時(shí) 產(chǎn)生斜坡電壓難度大 雙斜率A D轉(zhuǎn)換器方塊圖 原理 積分器先對(duì)Vin積分 充電 再以Vref進(jìn)行放電 直到積分器輸出等于Vth 計(jì)數(shù)器的輸出結(jié)果正比于Vin Vref優(yōu)點(diǎn) 無(wú)需斜坡發(fā)生器 簡(jiǎn)單缺點(diǎn) 速度很低 應(yīng)用 絕大多數(shù)的數(shù)字萬(wàn)用表采用這種ADC 雙斜率A D轉(zhuǎn)換器的工作波形 主要內(nèi)容 ADC的概述ADC性能指標(biāo)分析與測(cè)試方法CMOS采樣電路CMOSADC的結(jié)構(gòu)串行ADC逐次逼近結(jié)構(gòu)FLSAHADC插值 折疊 折疊插值流水線ADC 逐次逼近 SAR 結(jié)構(gòu) 也稱為算法型ADC 算法原理 逐次逼近過(guò)程 二分搜索原理 DAC輸出 精度高 可達(dá)到16位 對(duì)于N位ADC 轉(zhuǎn)換一個(gè)結(jié)果需要N個(gè)時(shí)鐘周期 精度與速度的折衷 通常在MHz級(jí)別 SAR實(shí)例 主要內(nèi)容 ADC的概述ADC性能指標(biāo)分析與測(cè)試方法CMOS采樣電路CMOSADC的結(jié)構(gòu)串行ADC逐次逼近結(jié)構(gòu)FLSAHADC折疊插值流水線ADC FLASH結(jié)構(gòu) 高速ADC 并行結(jié)構(gòu) 高速轉(zhuǎn)換 可達(dá)GHz結(jié)構(gòu)復(fù)雜 共需要2N 1個(gè)比較器輸入寄生電容大 2N 1 個(gè)比較器的輸入電容 FLASHADC精度對(duì)設(shè)計(jì)的影響 FLASHADC的誤差源 比較器輸入端 失調(diào)輸入電容的非線性回踢噪聲 影響基準(zhǔn)比較器輸出端溫度碼中的氣泡 氣泡的影響 常見的溫度碼譯碼電路 氣泡使輸出出錯(cuò) 防氣泡的譯碼器 降低FLASH結(jié)構(gòu)的復(fù)雜度 FLASH結(jié)構(gòu)的優(yōu)勢(shì)是高速但精度難以超過(guò)8位功耗和面積限制降低FLASH結(jié)構(gòu)復(fù)雜度的方法插值法折疊法折疊差值法流水線結(jié)構(gòu) 主要內(nèi)容 ADC的概述ADC性能指標(biāo)分析與測(cè)試方法CMOS采樣電路CMOSADC的結(jié)構(gòu)串行ADC逐次逼近結(jié)構(gòu)FLSAHADC插值 折疊 折疊插值流水線ADC 用插值法減少比較器中的預(yù)放大器 內(nèi)插增加了判別電平 減小了Cin 放大器的傳輸曲線和增益值不重要 重要的是 交點(diǎn)位置要精確 把閃速ADC的比較器分成預(yù)放大器和鎖存器兩部分 預(yù)放大器的傳輸曲線 閾值附近為線性 其余非線性 遠(yuǎn)離閾值的兩端飽和 預(yù)放大器 鎖存器的比較器 2插值 插值的其它實(shí)現(xiàn)形式 4 InterpolatingADC 總的電壓傳輸曲線 16個(gè)溫度計(jì)碼 通常采用格雷碼 插值可以減少放大器的數(shù)量 不能減少鎖存器的的數(shù)量 折疊減少比較器的數(shù)量 折疊率F 每個(gè)折疊模塊輸出電壓躍變的次數(shù) 小區(qū)域數(shù) 折疊ADC 6 bit折疊ADC 折疊器實(shí)現(xiàn) 折疊器的輸入輸出特性 失真問(wèn)題 增加折疊數(shù)減小失真 多折疊的波形 8位折疊ADC MSB 3位 LSB 5位 直接flash 255比較器 折疊后 40個(gè)比較器 折疊插值A(chǔ)DC 折疊可減少比較器數(shù)量 不能減小輸入電容 內(nèi)插相反 互補(bǔ) 主要內(nèi)容 ADC的概述ADC性