利用高壓VCO設(shè)計高性能鎖相環(huán)

1、利用高壓 VCO 設(shè)計高性能鎖相環(huán)作者:Austin Harney簡介“鎖相環(huán)”(PLL 是現(xiàn)代通信系統(tǒng)的基本構(gòu)建模塊。PLL通常用在無線電接收機或發(fā)射機中,主要提供“本振”(LO 功能;也可用于時鐘信號分配和降噪,而且越來越多地用作高采樣速率模數(shù) (A/D 轉(zhuǎn)換的時鐘源。隨著集成電路加工中功能器件的尺寸縮小,器件電源電壓也呈下降趨勢,包括 PLL 和其它混合信號功能所用的電源。然而,PLL 的關(guān)鍵元件“壓控振蕩器”(VCO 的實用技術(shù)要求并未隨之大幅降低。許多高性能 VCO 設(shè)計仍然采用分立電路來實施,可能要求高達 30 V 的電源電壓。這就給當今的 PLL 或 RF 系統(tǒng)設(shè)計師提出了挑戰(zhàn):

2、低壓 PLL IC 如何與高壓 VCO 實現(xiàn)接口。電平轉(zhuǎn)換接口通常利用有源濾波電路來實施,這將在下文討論。本文將分析說明 PLL 的基本原理,考察采用高壓 VCO 的 PLL 設(shè)計的當前技術(shù)水平,討論典型架構(gòu)的利弊,并介紹高壓VCO 的一些替代方案。PLL 基本原理鎖相環(huán)(圖 1是一個反饋系統(tǒng),其中相位比較器或鑒相器驅(qū)動反饋環(huán)路中的 VCO,使振蕩器頻率(或相位精確跟蹤所施加的參考頻率。通常需要用濾波電路,對正/負誤差信號求積分并使之平坦,以及提高環(huán)路穩(wěn)定性。反饋路徑中常包含分頻器,使輸出頻率(VCO 的范圍內(nèi)為參考頻率的倍數(shù)。分頻器的頻率倍數(shù)N可以是整數(shù),也可以是小數(shù),PLL 相應(yīng)地稱為“整

3、數(shù) N 分頻 PLL”或“小數(shù) N 分頻 PLL”。圖 1. 基本鎖相環(huán)PLL 是負反饋控制環(huán)路,因此達到均衡時,頻率誤差信號必須為零,以便在 VCO 輸出端產(chǎn)生精確且穩(wěn)定的頻率 N × F REF。PLL 有多種實施方法,根據(jù)所需頻率范圍、噪聲和雜散性能以及物理尺寸,可以采用全數(shù)字式、全模擬式或混合電路。目前,高頻(或 RFPLL 的常用架構(gòu)既含有全數(shù)字式模塊,如反饋分頻器和鑒相器等,也含有高精度模擬電路,如電荷泵和VCO 等?；旌闲盘?PLL 的主要特點包括:參考頻率1. :穩(wěn)定、精確的基準頻率,RF 輸出將鎖相于該頻率;通常源于晶振或溫度控制晶體振蕩器 (TCXO。鑒頻鑒相器2

4、. (PFD:從參考信號和反饋信號中產(chǎn)生相位誤差信號。電荷泵3. :將誤差信號轉(zhuǎn)換為與相位誤差成比例的正/負電流脈沖串。環(huán)路濾波器4. :對來自電荷泵的電流脈沖求積分,向 VCO調(diào)諧端口提供干凈的電壓。VCO5. :根據(jù)調(diào)諧端口上的電壓(V tune,輸出一個頻率。VCO 具有增益 K V,用 MHz/V 表示。VCO 輸出頻率與輸入控制電壓的基本關(guān)系表達式為f o = f c + K v (V tune,其中 f c 為 VCO 偏移頻率。N 分頻器6. :將輸出頻率倍除為 PFD 或參考頻率?？梢院唵蔚夭捎谜麛?shù)倍除,也可以采用小數(shù)倍除(小數(shù) N 分頻器,采用后者的越來越多。小數(shù)分頻器的實施

5、很簡單,只需切換整數(shù)分頻器的除數(shù)便可獲得小數(shù)平均值(例如,要獲得平均值 4.25,可以計數(shù)到 4 三次并計數(shù)到 5 一次;這樣就計數(shù)了 17 個脈沖,并生成了 4 個脈沖,因此頻率比為 17/4 = 4.25。實踐中,借助高分辨率噪聲整形轉(zhuǎn)換器所用的技術(shù)可以實現(xiàn)更好的效果。因此,小數(shù)方法通常采用-結(jié)構(gòu)實施,它具有雜散頻率少的優(yōu)勢。圖 2 顯示了當前器件的高度集成電路示例,這是集成 VCO 的小數(shù) N 分頻 PLL IC ADF4350寬帶頻率合成器的框圖,其輸出頻率范圍為 137.5 MHz 至 4400 MHz。(集成 VCO 的寬帶寬PLL部分簡要描述了其功能。限制PLL 性能的主要特性有

6、相位噪聲、雜散頻率和鎖定時間。相位噪聲:相當于時域中的抖動,相位噪聲是振蕩器或 PLL 噪聲在頻域中的表現(xiàn)。它是 PLL 中各器件所貢獻噪聲的均方根和?；陔姾杀玫?PLL 可以抑制環(huán)路濾波器帶寬內(nèi)的 VCO 噪聲。在環(huán)路帶寬之外,VCO 噪聲占主導地位。雜散:雜散頻率由電荷泵定期更新 VCO 調(diào)諧電壓而引起,并以與載波相差 PFD 頻率的偏移頻率出現(xiàn)。在小數(shù)N分頻PLL 中,小數(shù)分頻器操作也會引起雜散。鎖定時間:從一個頻率變?yōu)榱硪粋€頻率或響應(yīng)瞬時偏移時, PLL 的相位或頻率返回鎖定范圍所需的時間。它以頻率或相位建立性能來確定,其作為特性的重要程度視應(yīng)用而定。為什么VCO 仍然用高壓?高性能

7、 VCO 是最后幾種不為硅集成潮流所動的電子器件之一。僅幾年前,手機所用的 VCO 才完全集成到手機無線電芯片組中。但是,在蜂窩基站、微波點對點系統(tǒng)、軍用和航空航天產(chǎn)品以及其它高性能應(yīng)用中,基于硅的 VCO 則能力有限,仍然需要采用分立方式來實施 VCO。原因如下:大多數(shù)商用分立 VCO 采用容值可變的變?nèi)荻O管,作為 LC 振蕩電路的可調(diào)諧元件。改變二極管的電壓會改變其電容,從而改變振蕩電路的諧振頻率。 FN × F REF變?nèi)荻O管的任何電壓噪聲都會被 VCO 增益 K V (用 MHz/V 表示放大,并轉(zhuǎn)換為相位噪聲。要使 VCO 相位噪聲保持最小,K V 必須盡可能小,但為了

8、實現(xiàn)合理的寬調(diào)諧范圍,K V 必須較大。因此,對于要求低相位噪聲和寬調(diào)諧范圍的應(yīng)用,VCO 制造商通常會設(shè)計低增益、輸入電壓范圍較大的振蕩器,以滿足這些相互矛盾的要求。窄帶 VCO 的典型電壓調(diào)諧范圍為 0.5 V 至 4.5 V ,寬帶 VCO 通常為 1 V 至 14 V ,某些情況下可以寬達 1 V 至 28 V 。同軸諧振器振蕩器 (CRO 是另一種特殊類型 VCO ,利用極低增益和寬輸入調(diào)諧電壓來實現(xiàn)超低相位噪聲,通常用于窄帶專用移動無線電和陸地移動無線電應(yīng)用。與高壓 VCO 接口大多數(shù)商用 PLL 頻率合成器 IC 提供電荷泵輸出,其上限約為 5.5 V ;當環(huán)路濾波器僅使用無源器

9、件時,VCO 要求較高的調(diào)諧電壓,該輸出不足以直接驅(qū)動 VCO 。為了達到較高的調(diào)諧電壓,必須利用運算放大器電路實施有源環(huán)路濾波器拓撲結(jié)構(gòu)。實現(xiàn)這種結(jié)構(gòu)的最簡單方法是在無源環(huán)路濾波器之后添加一個增益級。雖然易于設(shè)計,但這種方法有幾個缺點:反相運算放大器配置具有低輸入阻抗,會使無源環(huán)路濾波器承受負載,從而改變環(huán)路動態(tài)特性;同相配置具有足夠高的輸入阻抗,不會使濾波器承受負載,但有源濾波器增益會放大運算放大器的任何噪聲,從而無法受益于前置無源環(huán)路濾波器的濾波功能。更好的拓撲結(jié)構(gòu)是將增益級與濾波器集成于單一有源濾波器模塊中。建議采用前置濾波,避免來自電荷泵的極短電流脈沖過驅(qū)放大器,否則這可能會限制輸入

10、電壓額定值。圖 3 顯示建議有源濾波器拓撲結(jié)構(gòu)的兩個示例,其中前置濾波分別使用反相和同相增益。請注意,這些放大器電路是真時間積分器,可強迫 PLL 環(huán)路在輸入端保持零誤差。環(huán)路之外, 所示拓撲結(jié)構(gòu)可能會漂移至供電軌。 b. 同相拓撲結(jié)構(gòu)圖 3. 采用前置濾波的有源濾波器反相拓撲結(jié)構(gòu)的優(yōu)勢是可以將電荷泵輸出偏置在固定電壓,通常為電荷泵電壓的一半 (V P /2,此時對雜散性能最有利。注意應(yīng)提供干凈的偏置電壓,最好是來源于 ADP150 等專用低噪聲線性穩(wěn)壓器,并在盡可能靠近運算放大器輸入引腳處充分去耦。分壓器網(wǎng)絡(luò)所用的電阻值應(yīng)盡可能小,以便降低噪聲。使用反相拓撲結(jié)構(gòu)時,必須確保 PLL IC 允

11、許 PFD 極性反轉(zhuǎn);如有必要,應(yīng)抵消運算放大器的反轉(zhuǎn),以正確的極性驅(qū)動 VCO 。ADF4xxx 系列就具有這種特性。圖 2. ADF4350 PLL 頻率合成器框圖 OUTCOM REF GNDGNDGNDVCOTUNE REFOUT A+OUT AOUT B+OUT BRF同相環(huán)路濾波器配置不需要專用偏置,因此這種解決方案可能更緊湊。此時,電荷泵電壓不是偏置在固定電平,而是在其工作電壓范圍內(nèi)變化。因此,采用此類濾波器時,使用具有軌到軌輸入的運算放大器更為關(guān)鍵。(下一節(jié)將說明輸入電壓范圍要求。選擇運算放大器運算放大器的選擇對于最大限度地發(fā)揮有源濾波器的潛能至關(guān)重要。除帶寬外,需要考慮的主要

12、性能規(guī)格有:噪聲電壓密度,用nV/Hz表示電流噪聲,用pA/Hz表示輸入偏置電流共模電壓范圍濾波器輸出直接影響所產(chǎn)生的頻率和相位;因此,運算放大器的噪聲電壓密度可以顯示有源濾波器將增加多少相位噪聲。放大器噪聲在PLL環(huán)路帶寬內(nèi)和帶外均會產(chǎn)生影響,在環(huán)路濾波器的轉(zhuǎn)折頻率處最為顯著,具有高噪聲電壓密度的放大器尤其突出。因此,放大器噪聲必須保持較低水平,才能完成放大器和高壓 VCO 的使命,提供較低的相位噪聲。10 nV/Hz以下是一個不錯的設(shè)計目標。與誤差電流脈沖相比,電流噪聲一般非常小,因此其影響往往比電壓噪聲小得多。相對于 PFD 輸出電流,如果運算放大器具有較為明顯的輸入偏置電流,則可能會導

13、致 PLL 輸出頻譜上出現(xiàn)較大的雜散。為使 VCO 調(diào)諧電壓保持恒定且 PLL 保持鎖定,電荷泵必須補償每個 PFD 周期中運算放大器輸入端所耗用的偏置電流。這就會在 PFD 頻率調(diào)制 V TUNE電壓,并在載波周圍引起雜散,其偏移等于 PFD 頻率。輸入偏置電流越高,對 V TUNE電壓的調(diào)制越大,雜散幅度越高。共模電壓范圍或輸入電壓范圍 (IVR 是運算放大器的另一個重要特性,但常被忽視,導致終端設(shè)計發(fā)生嚴重問題。IVR決定輸入引腳上最大/最小信號與正/負供電軌之間所需的間隙。對于采用±15 V 電源供電的早期運算放大器,典型 IVR 為±12 V。后來加入了緩慢的橫向

14、 PNP 輸入級,使得 IVR 可以包括負供電軌,從而提供單電源工作能力。雖然任何運算放大器均能采用地和正電源供電,但必須注意輸入與供電軌的間距。例如,頗受歡迎的 OP27 采用±15 V 電源時,IVR 為±12.3 V。這意味著,輸入電壓至少需要與正負供電軌相差±2.7 V。對于單電源供電、寬輸入擺幅應(yīng)用,范圍低端的這種限制將使該放大器缺乏吸引力。如果使用雙電源設(shè)計方案,則運算放大器的選擇范圍廣得多(而且可輕松解決輸入偏置問題。如果必須采用單電源設(shè)計,請使用具有軌到軌輸入擺幅的運算放大器(但其中許多放大器可能具有較高的噪聲電壓特性。因此,為獲得最佳效果,運算放

15、大器需要具有低噪聲電壓密度、低輸入偏置電流和軌到軌輸入,以便實現(xiàn)低相位噪聲、低雜散和單電源供電。表1列出了 ADI 公司的一些運算放大器及其上述設(shè)計標準的相關(guān)特性。表 1. 建議在 PLL 有源環(huán)路濾波器中使用的運算放大器運算放大器電壓噪聲,f = 1 kHz(nV/Hz電流噪聲,f = 1 kHz(pA/Hz輸入偏置電流(典型值輸入電壓范圍,與低供電軌的間隙(V最大電源電壓,單電源(V AD820160.8 2 pA-0.236OP2730.410 nA+2.7 36AD809928100 nA+1.312運算放大器的選擇取決于應(yīng)用。如果 PFD 雜散遠離環(huán)路帶寬(例如在小數(shù)N分頻頻率合成器

16、中,則可以選用雙極性結(jié)型晶體管輸入 (BJT 運算放大器,如 OP184 或 OP27 等。環(huán)路濾波器將會很好地衰減 BJT 的高輸入偏置電流所引起的 PFD 雜散,而且 PLL 可以充分利用 BJT 運算放大器的低噪聲電壓密度特性。如果應(yīng)用要求較小的 PFD 與環(huán)路帶寬比(例如在整數(shù) N 分頻頻率合成器中,則應(yīng)折衷考慮噪聲與雜散水平;AD820 和AD8661 可能是較佳選擇。值得注意的是,雖然有源濾波器往往會增加 PLL 的噪聲,但它能夠充當緩沖器,在一些特定應(yīng)用中具有無源濾波器所不及的性能優(yōu)勢。例如,如果 VCO 調(diào)諧端口的泄漏電流較高,導致 PFD 雜散較高,則可以使用運算放大器來降低

17、雜散水平。運算放大器的低阻抗輸出可輕松彌補調(diào)諧端口泄漏電流。設(shè)計示例考慮這樣一個例子,其中LO的規(guī)格要求如下:倍頻程調(diào)諧范圍:1000 MHz 至 2000 MHz相位噪聲要求:142 dBc/Hz(1 MHz 偏移雜散:小于 -70 dBc通道間隔:250 kHz鎖定時間:小于 2 ms單電源:15 V 或 30 V為在 1-GHz 頻帶上工作,同時滿足相位噪聲要求,有必要使用高壓 VCO 和有源環(huán)路濾波器。相位噪聲和雜散特性以及單電源限制,將決定運算放大器的選擇。為了達到雜散要求,運算放大器必須具有低輸入偏置電流,而為了實現(xiàn)最佳相位噪聲性能,運算放大器必須具有低電壓噪聲。選擇 JFET 輸

18、入運算放大器可以兼顧以上兩個要求,例如 AD8661,其輸入偏置電流為 0.3 pA,電壓噪聲為 12 nV/Hz。該器件還能處理單電源要求。選擇 RFMD UMS-2000-A16 VCO 來滿足倍頻程范圍要求。開始設(shè)計時,最好利用支持有源濾波器拓撲結(jié)構(gòu)的ADIsimPLL TM工具進行仿真。圖 3 所示為兩種推薦的濾波器類型;ADIsimPLL 還支持其它配置。PLL 選擇 ADF4150,它具有整數(shù)和小數(shù)兩種工作模式,提供2/4/8/16/32 幾種輸出分頻器選項,可覆蓋從 2 GHz 至 31.25 MHz 的連續(xù)頻率。ADF4150與圖 2 所示的 ADF4350 相似,但前者允許選

19、擇外部 VCO,適合需要滿足更嚴苛相位噪聲要求的應(yīng)用。在仿真過程中,PLL 環(huán)路濾波器設(shè)置為 20 kHz,以期減小運算放大器的噪聲貢獻,同時使 PLL 鎖定時間小于 2 ms。圖 4 所示為采用以下器件的仿真系統(tǒng)與測量系統(tǒng)噪聲 (dBc 與頻率偏移關(guān)系曲線:ADF4150 PLL 、UMS VCO 和基于 AD8661 的濾波器。兩條曲線均顯示,由于有源環(huán)路濾波器增加的噪聲,約 20 kHz 時出現(xiàn)峰值噪聲 -90 dBc ,不過仍然實現(xiàn)了 1 MHz 偏移時 -142 dBc/Hz 的目標。若要降低帶內(nèi)噪聲,可以使用 OP184 或 OP27 等噪聲更低的運算放大器,但雜散會提高;或者將

20、PLL 環(huán)路帶寬降至 20 kHz 以下。 80901001101201301401501601701801k10k100k1M10MP H A S E N O I S E (d B c FREQUENCY (Hz圖 4. ADIsimPLL 仿真性能與測量性能對比:AD8661 用作 PLL 有源濾波器中的運算放大器圖 5 顯示,使用 OP27 時性能約改善 6 dB 。這種情況下,因為環(huán)路帶寬相對較窄,所以雜散并未顯著增加。進一步降低帶寬可以改善 100 kHz 以下偏移的相位噪聲,但 PLL 鎖定時間會延長。所有這些權(quán)衡考慮均可以在進入實驗室設(shè)計之前,利用ADIsimPLL 模擬進行測試

21、。 80901001101201301401501601701801k10k100k1M10MP H A S E N O I S E (d B c FREQUENCY (Hz圖 5. 有源環(huán)路濾波器中使用 AD8661 與使用 OP27 的 PLL 測量性能對比爆炸新聞:高壓 PLL 以上討論都圍繞利用有源濾波器實現(xiàn)低壓PLL 器件與高壓VCO 接口而展開。不過,高壓 PLL 已經(jīng)出現(xiàn),因而使用有源濾波器的必要性大大降低。例如 ADF4113HV PLL ,它集成高壓電荷泵,歸一化相位本底噪聲為 -212 dBc/Hz 。對于該器件,PLL 電荷泵輸出可以高達 15 V ,因此 VCO 之前可

22、以使用更為簡單的無源濾波器。該高壓 PLL 系列產(chǎn)品將會不斷擴充,不久將會出現(xiàn)最大電壓為 30 V 的器件,以及具有高壓電荷泵的小數(shù) N 分頻 PLL 。有關(guān)產(chǎn)品更新和新產(chǎn)品信息,請訪問 PLL 網(wǎng)站。集成 VCO 的寬帶寬 PLL另外可以用完全集成的高性能 P L L ,例如圖 2 所示的ADF4350 等,代替有源濾波器與高壓 VCO 組合。這種情況下,VCO 集成在芯片內(nèi)。采用多頻段 VCO 方法可以避免上述權(quán)衡考慮寬調(diào)諧范圍與低相位噪聲的問題。ADF4350 片內(nèi)集成三個獨立的 VCO ,每個 VCO 均有 16 個重疊子頻段,因而共有 48 個子頻段。每次更新頻率時,就會啟動自動校準程序,以選擇合適的 VCO 子頻段。這真正體現(xiàn)出從分立式 VCO 設(shè)計轉(zhuǎn)向硅解決方案的優(yōu)勢