吸電流拉電流灌電流上下拉電阻高阻態(tài)分析

1、吸電流、拉電流輸出、灌電流輸出拉即泄，主動輸出電流，從輸出口輸出電流；灌即充，被動輸入電流，從輸出端口流入；吸則是主動吸入電流，從輸入端口流入。   吸電流和灌電流就是從芯片外電路通過引腳流入芯片內(nèi)的電流；區(qū)別在于吸收電流是主動的，從芯片輸入端流入的叫吸收電流。灌入電流是被動的，從輸出端流入的叫灌入電流；拉電流是數(shù)字電路輸出高電平給負(fù)載提供的輸出電流，灌電流時輸出低電平是外部給數(shù)字電路的輸入電流。這些實(shí)際就是輸入、輸出電流能力。    拉電流輸出對于反向器只能輸出零點(diǎn)幾毫安的電流，用這種方法想驅(qū)動二極管發(fā)光是不合理的（因發(fā)光二極管正常工作電流為

2、510mA)。上、下拉電阻一、定義1、上拉就是將不確定的信號通過一個電阻嵌位在高電平！“電阻同時起限流作用”！下拉同理！2、上拉是對器件注入電流，下拉是輸出電流3、弱強(qiáng)只是上拉電阻的阻值不同，沒有什么嚴(yán)格區(qū)分4、對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。二、拉電阻作用1、一般作單鍵觸發(fā)使用時，如果IC本身沒有內(nèi)接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。2、數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場合不希望出現(xiàn)高阻狀態(tài)，可以通過上拉電阻或下拉

3、電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計(jì)要求而定！3、一般說的是I/O端口，有的可以設(shè)置，有的不可以設(shè)置，有的是內(nèi)置，有的是需要外接，I/O端口的輸出類似與一個三極管的C，當(dāng)C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該端口正常時為高電平；C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使該端口平時為低電平，作用嗎：比如：“當(dāng)一個接有上拉電阻的端口設(shè)為輸入狀態(tài)時，他的常態(tài)就為高電平，用于檢測低電平的輸入”。4、上拉電阻是用來解決總線驅(qū)動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是我們通常所說的灌電流5、接電阻就是為了防止輸入端懸空

4、6、減弱外部電流對芯片產(chǎn)生的干擾7、保護(hù)cmos內(nèi)的保護(hù)二極管，一般電流不大于10mA8、通過上拉或下拉來增加或減小驅(qū)動電流9、改變電平的電位，常用在TTL-CMOS匹配10、在引腳懸空時有確定的狀態(tài)11、增加高電平輸出時的驅(qū)動能力。12、為OC門提供電流三、上拉電阻應(yīng)用原則1、當(dāng)TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3。5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路“必須加上拉電阻，才能使用”。3、為加大輸出引腳的驅(qū)動能力，有的單片機(jī)管腳上也常使用上拉電阻。4、在COMS芯片上，為了防止靜電造成損壞，不

5、用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強(qiáng)抗干擾能力。6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。8、在數(shù)字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。四、上拉電阻阻值選擇原則1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。2、從確保足夠的驅(qū)動電流考慮應(yīng)當(dāng)足夠?。浑娮栊?，電流大。3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點(diǎn)，通常在1k

6、到10k之間選取。對下拉電阻也有類似道理。 對上拉電阻和下拉電阻的選擇應(yīng)“結(jié)合開關(guān)管特性和下級電路的輸入特性進(jìn)行設(shè)定，主要需要考慮以下幾個因素”：1。驅(qū)動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅(qū)動能力越強(qiáng)，但功耗越大，設(shè)計(jì)是應(yīng)注意兩者之間的均衡。2。下級電路的驅(qū)動需求。同樣以上拉電阻為例，當(dāng)輸出高電平時，開關(guān)管斷開，上拉電阻應(yīng)適當(dāng)選擇以能夠向下級電路提供足夠的電流。3。高低電平的設(shè)定。不同電路的高低電平的門檻電平會有不同，電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當(dāng)輸出低電平時，開關(guān)管導(dǎo)通，上拉電阻和開關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門檻之下。4。頻率

7、特性。以上拉電阻為例，上拉電阻和開關(guān)管漏源級之間的電容和下級電路之間的輸入電容會形成“RC延遲”，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。下拉電阻的設(shè)定的原則和上拉電阻是一樣的。 示例：    OC門輸出高電平時是一個高阻態(tài)，其上拉電流要由上拉電阻來提供，設(shè)輸入端每端口不大于100uA，設(shè)輸出口驅(qū)動電流約500uA，標(biāo)準(zhǔn)工作電壓是5V，輸入口的高低電平門限為0。8V(低于此值為低電平)；2V(高電平門限值)。    選上拉電阻時：500uA x 8。4K= 4。2即選大于8。4K時輸出端能下拉至0。8V以

8、下，此為最小阻值，再小就拉不下來了。如果輸出口驅(qū)動電流較大，則阻值可減小，保證下拉時能低于0。8V即可。當(dāng)輸出高電平時，忽略管子的漏電流，兩輸入口需200uA，200uA x15K=3V即上拉電阻壓降為3V，輸出口可達(dá)到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。【最大壓降/最大電流、最小壓降/最小電流】    COMS門的可參考74HC系列設(shè)計(jì)時管子的漏電流不可忽略，IO口實(shí)際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：“輸出高電平時要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了”（否則多余的電流喂給了級聯(lián)的輸入口，高于低電平門限值

9、就不可靠了）      此外，還應(yīng)注意以下幾點(diǎn)：A、要看輸出口驅(qū)動的是什么器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。B、如果有上拉電阻那它的端口在默認(rèn)值為高電平，你要控制它必須用低電平才能控制如三態(tài)門電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來成為低電平。反之，C、尤其用在接口電路中，為了得到確定的電平，一般采用這種方法，以保證正確的電路狀態(tài)，以免發(fā)生意外，比如，在電機(jī)控制中，逆變橋上下橋臂不能直通，如果它們都用同一個單片機(jī)來驅(qū)動，必須設(shè)置初始狀態(tài)。防止直通!  驅(qū)

10、動盡量用灌電流。  - 在數(shù)字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。1。 電阻作用：l 接電阻就是為了防止輸入端懸空l 減弱外部電流對芯片產(chǎn)生的干擾l 保護(hù)cmos內(nèi)的保護(hù)二極管，一般電流不大于10mAl 上拉和下拉、限流1。 改變電平的電位，常用在TTL-CMOS匹配2。 在引腳懸空時有確定的狀態(tài)3。 增加高電平輸出時的驅(qū)動能力。4。 為OC門提供電流     那要看輸出口驅(qū)動的是什么器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。如果有上拉電阻那它的端口在默認(rèn)值為高電平

11、，你要控制它必須用低電平才能控制，如三態(tài)門電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來成為低電平。反之，尤其用在接口電路中，為了得到確定的電平，一般采用這種方法，以保證正確的電路狀態(tài)，以免發(fā)生意外。比如，在電機(jī)控制中，逆變橋上下橋臂不能直通，如果它們都用同一個單片機(jī)來驅(qū)動，必須設(shè)置初始狀態(tài)。防止直通!電阻在選用時，選用經(jīng)過計(jì)算后與標(biāo)準(zhǔn)值最相近的一個！P0為什么要上拉電阻原因有：1。 P0口片內(nèi)無上拉電阻2。 P0為I/O口工作狀態(tài)時，上方FET被關(guān)斷，從而輸出腳浮空，因此P0用于輸出線時為開漏輸出。3。 由于片內(nèi)無上拉電阻，上方FET又被關(guān)斷，P0輸出1時無法拉升端口電平。P0

12、是雙向口，其它P1，P2，P3是準(zhǔn)雙向口。準(zhǔn)雙向口是因?yàn)樵谧x外部數(shù)據(jù)時要先“準(zhǔn)備”一下，為什么要準(zhǔn)備一下呢？   單片機(jī)在讀準(zhǔn)雙向口的端口時，先應(yīng)給端口鎖存器賦1，目的是使FET關(guān)斷，不至于因片內(nèi)FET導(dǎo)通使端口鉗制在低電平。上下拉一般選10k！ 芯片的上拉/下拉電阻的作用    最常見的用途是，假如有一個三態(tài)的門帶下一級門。如果直接把三態(tài)的輸出接在下一級的輸入上，當(dāng)三態(tài)的門為高阻態(tài)時，下一級的輸入就如同漂空一樣?？赡芤疬壿嫷腻e誤，對MOS電路也許是有破壞性的。所以用電阻將下一級的輸入拉高或拉低，既不影響邏輯又保正輸入不會漂空。&#

13、160;   改變電平的電位，常用在TTL-CMOS匹配；在引腳懸空時有確定的狀態(tài)； 為OC門的輸出提供電流； 作為端接電阻； 在試驗(yàn)板上等于多了一個測試點(diǎn)，特別對板上表貼芯片多的更好，免得割線；嵌位；    上、下拉電阻的作用很多，比如抬高信號峰峰值，增強(qiáng)信號傳輸能力，防止信號遠(yuǎn)距離傳輸時的線上反射，調(diào)節(jié)信號電平級別等等！當(dāng)然還有其他的作用了具體的應(yīng)用方法要看在什么場合，什么目的，至于參數(shù)更不能一概而定，要看電路其他參數(shù)而定，比如通常用在輸入腳上的上拉電阻如果是為了抬高峰峰值，就要參考該引腳的內(nèi)阻來定電阻值的！另外，沒有說輸入加下拉，輸出加上

14、拉的，有時候沒了某個目的也可能同時既有上拉又有下拉電阻的！ 加接地電阻下拉加接電源電阻上拉 對于漏極開路或者集電極開路輸出的器件需要加上拉電阻才可能工作。另外，普通的口，加上拉電阻可以提高抗干擾能力，但是會增加負(fù)載。電源：+5V普通的直立LED，用多大的上拉電阻合適？ 謝謝指教！    一般LED的電流有幾個mA就夠了，最大不超過20mA，根據(jù)這個你就應(yīng)該可以算出上拉電阻值來了。保險(xiǎn)起見，還是讓他拉吧，(5-0.7)/10mA=400ohm，差不多吧，不放心就用2k的?！酒婀郑鲁隽斯軌?.7V的LED了嗎？據(jù)我所知好象該是1.5V左右。我看幾

15、百歐到1K都沒太大問題，一般的片子不會衰到10mA都抗不住吧？】   下拉電阻的作用：所見不多，常見的是接到一個器件的輸入端，多作為抗干擾使用。這是由于一般的IC的輸入端懸空時易受干擾，或器件掃描時有間隙泄漏電壓而影響電路的性能。后者，我們在某批設(shè)備中曾碰到過。    上拉電阻的阻值主要是要顧及端口的低電平吸入電流的能力。例如在5V電壓下，加1K上拉電阻，將會給端口低電平狀態(tài)增加5mA的吸入電流。在端口能承受的條件下，上拉電阻小一點(diǎn)為好。  - 以下為BBS討論：  什么時候需要用上拉電阻什么時

16、候需要用下拉？一般要用多大的阻值呀？ -用上拉還是用下拉，根據(jù)你平時需要的電平。    至于阻值大小，如果是一般IO口，10k左右，不要小于1k。但是如果是特殊用途的管腿，則有特殊要求。比如I2C接口的SCL和SDA線，對上拉電阻的最大最小值都有要求，要結(jié)合實(shí)際情況計(jì)算。-    通常在數(shù)字電路中，上拉是為了提高驅(qū)動能力。例如:集電極開路的輸出電路。就必須加上拉電阻。否則無法驅(qū)動下一級的設(shè)備?；蛘?，上拉下拉同時使用，例如，在數(shù)據(jù)和地址總線上。是為了在沒有輸出的時候?qū)㈦娖姐Q制在一個電位。不用的空腳要下拉，防止拴鎖。-1。信號需

17、要外部的電源來提供高低電平時，需要加上拉或下拉電阻;2。雖然系統(tǒng)能提供相應(yīng)的電平，但是在不工作的狀態(tài)下，信號的狀態(tài)如果需要為高或低時，需要加上拉或下拉;3。IC的輸出為Open-Drain時，需要外加上拉電阻。上拉或下拉的電阻大小取決于信號的驅(qū)動能力及信號的需求。常用的有10K， 100K， 47K等。但有些上拉電阻或下拉電阻的大小需要靠實(shí)驗(yàn)得到。-電路中的上拉和下拉電阻的連接是要通過計(jì)算而得到了，根據(jù)有三:1。驅(qū)動器件輸入電流的大小，需要在使用上拉時考慮。解決的是高電平的匹配。2。電路速度的大小。如果傳送的數(shù)字信息速度較高，就要注意驗(yàn)證線路的延遲有沒有走出信息的轉(zhuǎn)折頻率。3。與負(fù)責(zé)端的輸入輸

18、出電流能力有關(guān)，需要驗(yàn)證能否承受。-    上拉電阻和下拉電阻之所以需要，是為了給不匹配電流接口提供額外的電流通路，具體講，驅(qū)動方輸出電流小于負(fù)載方的吸入電流時加上拉電阻，以提供額外的電流供 給；驅(qū)動方吸入電流小于負(fù)載方的灌出電流時加下拉電阻，以提供額外的電流泄放回路；上拉電阻和下拉電阻帶來的附加效應(yīng)是在接口無驅(qū)動時有一個固定電平（該特點(diǎn)常常被用固定口線初始及空閑時的狀態(tài)）。阻值的選取要根據(jù)流過電流小的一方的允許電流來計(jì)算，以不超過其允許值（器件手冊有）的80%為限（考慮電源波動時也不應(yīng)超過其口線允許值）。-上拉電阻取值，要考慮到吸入電流與扇出電流及信號傳送速度，

19、在高速電路中應(yīng)取小些，防止線路分布電容影響-我覺得上拉跟下拉電阻分兩種來說，一種是必須加的，如按鍵采集，另一種就是加可以不加對電路原理的實(shí)現(xiàn)也沒什么影響的，這類電阻主要作用就是增強(qiáng)系統(tǒng)的抗干擾性能，取值一般1mA左右就OK了    - 高阻態(tài)：高阻態(tài)就是只有電容效應(yīng)，沒有電阻效應(yīng)；阻抗很高很高，相當(dāng)于斷開；-我認(rèn)為如果對于IC的輸入信號而言。高阻態(tài)是介于高電平和低電平中間的輸入電壓，IC即不能準(zhǔn)確的把它判為0，也不能把它判為1，此時的IC輸出狀態(tài)不定（如果對IC輸入0和1時，IC的輸出信號不同的話），即可能出錯。對IC的輸出信號而言，如果它是高

20、阻態(tài)輸出，它就表現(xiàn)為一個很高的阻抗，可以把它認(rèn)為是斷開狀態(tài)-高阻態(tài)，指的是電路的一種輸出狀態(tài)，既不是高電平也不是低電平，如果高阻態(tài)再輸入下一級電路的話，對下級電路無任何影響，和沒接一樣，如果用萬用表測的話有可能是高電平也有可能是低電平，隨它后面接的東西定。    高阻態(tài)的實(shí)質(zhì)：電路分析時高阻態(tài)可做開路理解。你可以把它看作輸出（輸入）電阻非常大。他的極限可以認(rèn)為懸空。也就是說理論上高阻態(tài)不是懸空，它是對地或?qū)﹄娫措娮铇O大的狀態(tài)。而實(shí)際應(yīng)用上與引腳的懸空幾是一樣的。  典型應(yīng)用：1、在總線連接的結(jié)構(gòu)上。總線上掛有多個設(shè)備，設(shè)備于總線以高阻的形式連接

21、。這樣在設(shè)備不占用總線時自動釋放總線，以方便其他設(shè)備獲得總線的使用權(quán)。2、大部分單片機(jī)I/O使用時都可以設(shè)置為高阻輸入，如陵陽，AVR等等。高阻輸入可以認(rèn)為輸入電阻是無窮大的，認(rèn)為I/O對前級影響極小，而且不產(chǎn)生電流（不衰減），而且在一定程度上也增加了芯片的抗電壓沖擊能力。 若51的P0.0為高阻態(tài),用匯編語言怎么來表示?置1就行了     三態(tài)門，是指邏輯門的輸出除有高、低電平兩種狀態(tài)外，還有第三種狀態(tài)高阻狀態(tài)的門電路。具備這三種狀態(tài)的器件就叫做三態(tài)(門,總線,.).      &#

22、160; 高電平，低電平可以由內(nèi)部電路拉高和拉低。而高阻態(tài)時引腳對地電阻無窮，此時讀引腳電平時可以讀到真實(shí)的電平值。高阻態(tài)的重要作用之一就是I/O(輸入/輸出)口在輸入時讀入外部電平用。      高阻態(tài)相當(dāng)于該門和它連接的電路處于斷開的狀態(tài)。(因?yàn)閷?shí)際電路中你不可能去斷開它，所以設(shè)置這樣一個狀態(tài)使它處于斷開狀態(tài))。三態(tài)門是一種擴(kuò)展邏輯功能的輸出級，也是一種控制開關(guān)。主要是用于總線的連接，因?yàn)榭偩€只允許同時只有一個使用者。通常在數(shù)據(jù)總線上接有多個器件，每個器件通過OE/CE之類的信號選通。如器件沒有選通的話它就處于高阻態(tài)，相當(dāng)于沒有接在總線上，

23、不影響其它器件的工作。       如果你的設(shè)備端口要掛在一個總線上，“必須通過三態(tài)緩沖器”。因?yàn)樵谝粋€總線上同時只能有一個端口作輸出，這時其他端口必須在高阻態(tài)，同時“可以輸入這個輸出端口的數(shù)據(jù)”。所以你還需要有總線控制管理， 訪問到哪個端口，那個端口的三態(tài)緩沖器才可以轉(zhuǎn)入輸出狀態(tài)，這是典型的三態(tài)門應(yīng)用。 如果在線上沒有兩個以上的輸出設(shè)備, 當(dāng)然用不到三態(tài)門，而線或邏輯又另當(dāng)別論了。     -準(zhǔn)雙向口和雙向口的區(qū)別     在最初的51系列單片

24、機(jī)中P0口：雙向8位三態(tài)I/O口P1口：準(zhǔn)雙向8位I/O口P2口：準(zhǔn)雙向8位I/O口P3口：準(zhǔn)雙向8位I/O口這里特別要主要準(zhǔn)雙向與雙向三態(tài)I/O的區(qū)別：       P1口，P2口，P3口是3個8位準(zhǔn)雙向的I/O口，各口線在片內(nèi)均有固定的上拉電阻，當(dāng)這三個準(zhǔn)雙向I/O口作輸入口使用時，要想該口先寫1，另外準(zhǔn)雙向I/O口無高阻的“浮空”狀態(tài)。       而雙向口P0口線內(nèi)無固定上拉電阻，由兩個MOS管串接，既可開漏輸出，有可處于高阻的“浮空”狀態(tài)，故稱為雙向三態(tài)I/O口。&

25、#160;   P0口是雙向指的是它被用作地址數(shù)據(jù)端口時，只有在這個時候，P0口才處于兩個開關(guān)管推挽狀態(tài)，當(dāng)兩個開關(guān)管都關(guān)閉時，才會出現(xiàn)高阻狀態(tài)          當(dāng)P0口用于一般I/O口時，內(nèi)部接Vcc的那個開關(guān)管是與引腳（端口）脫離聯(lián)系的，這個時候，只有拉地的那個開關(guān)管其作用，P0口作為輸出，是必須外接上拉電阻的，不然就無法輸出高電平；如果P0口作為輸入，則必須先對端口寫，使拉地的開關(guān)管斷開，這個時候，如果不接上拉電阻，則是高阻狀態(tài)，就是一個雙向口，如果接上拉電阻，則本身輸出高電平

26、，對輸入信號的邏輯無影響（注意是對邏輯無影響，對實(shí)際參數(shù)有無影響我不確定，但是我認(rèn)為是有的）          雙向與準(zhǔn)雙向，根本原則是雙向包含了高阻這個狀態(tài)，而不在于是否需要先寫或者不寫，P1P3口因?yàn)橛袃?nèi)部上拉電阻，因此無論如何不是雙向；P口內(nèi)部無上拉電阻，在處于數(shù)據(jù)地址功能時，自動完成態(tài)的轉(zhuǎn)換，是雙向，處于一般I/O口時，如果不接外部上拉，而且先向端口寫了，那么就處于高阻狀態(tài)，此時，它也是一個人為的雙向口，這與它處于地址數(shù)據(jù)功能時的自動雙向有區(qū)別，以及與P1P3處于輸入時輸出鎖存器為1是有區(qū)別的。&

27、#160;- 浮空和高阻態(tài)的區(qū)別懸空（浮空，floating）：就是邏輯器件的輸入引腳即不接高電平，也不接低電平。由于邏輯器件的內(nèi)部結(jié)構(gòu)，當(dāng)它輸入引腳懸空時，相當(dāng)于該引腳接了高電平。一般實(shí)際運(yùn)用時，引腳不建議懸空，易受干擾。高阻態(tài)：從邏輯器件內(nèi)部電路結(jié)構(gòu)來說，就是其輸出電阻很大，該狀態(tài)即不是高電平，也不是低電平。當(dāng)三態(tài)門處于高阻態(tài)時，無論該門的輸入如何變化，都不會對其輸出有貢獻(xiàn)。-線驅(qū)動（差動輸出）線驅(qū)動器是一個源電流輸出器件。在導(dǎo)通狀態(tài)時，線驅(qū)動器輸出為電源（vcc）；在關(guān)斷狀態(tài)時，輸出懸空。因此，線驅(qū)動器需要一個灌電流輸入接口。下面表格中給出了一個簡單的線驅(qū)動器的原理圖。差動輸出、線性驅(qū)動輸出：就是根據(jù)rs-422a的數(shù)據(jù)輸送回路?？赏ㄟ^雙股攪合線電纜進(jìn)行長距離輸送。線驅(qū)動 集電極開路 推