第門電路和組合邏輯電路學(xué)習(xí)教案

1、會(huì)計(jì)學(xué)1第門電路和組合第門電路和組合(zh)邏輯電路邏輯電路第一頁(yè)，共56頁(yè)。 與門、或門、非門、與非門、異或門的邏輯功能，與門、或門、非門、與非門、異或門的邏輯功能，TTLTTL集成與非門的電壓傳輸特性和主要參數(shù)，三態(tài)門的集成與非門的電壓傳輸特性和主要參數(shù)，三態(tài)門的概念和作用，邏輯代數(shù)的基本運(yùn)算法則，分析、綜合概念和作用，邏輯代數(shù)的基本運(yùn)算法則，分析、綜合（設(shè)計(jì)（設(shè)計(jì)(shj)(shj)）簡(jiǎn)單的組合邏輯電路基本方法。了解）簡(jiǎn)單的組合邏輯電路基本方法。了解加法器、加法器、84218421編碼器和二進(jìn)制譯碼器的工作原理。編碼器和二進(jìn)制譯碼器的工作原理。TTL集成與非門的電壓傳輸特性和主要參數(shù)。集

2、成與非門的電壓傳輸特性和主要參數(shù)。講課講課4 4學(xué)時(shí)，習(xí)題學(xué)時(shí)，習(xí)題1 1學(xué)時(shí)。學(xué)時(shí)。 第1頁(yè)/共56頁(yè)第二頁(yè)，共56頁(yè)。 模擬信號(hào)：電信號(hào)在時(shí)間上或數(shù)值上是連續(xù)(linx)變化的，如溫度和速度。 模擬電路模擬電路(dinl)：處理模擬信號(hào)的電：處理模擬信號(hào)的電路路(dinl)。 數(shù)字電路：處理數(shù)字電路：處理(chl)數(shù)字信號(hào)的電數(shù)字信號(hào)的電路。路。 數(shù)字信號(hào)：電信號(hào)在時(shí)間上和數(shù)值上都是不連續(xù)變化的，即所謂離散的，如尖頂波、矩形波。第2頁(yè)/共56頁(yè)第三頁(yè)，共56頁(yè)。脈沖(michng)是一種躍變信號(hào)，并且持續(xù)時(shí)間短暫。在數(shù)字電路中，信號(hào)（電壓和電流在數(shù)字電路中，信號(hào)（電壓和電流(dinli)）

3、是脈沖的。）是脈沖的。尖頂波矩形波第3頁(yè)/共56頁(yè)第四頁(yè)，共56頁(yè)。脈沖幅度脈沖幅度 A：脈沖信號(hào)：脈沖信號(hào)(xnho)變化的最大值。變化的最大值。以矩形波為例說明脈沖信號(hào)波形的一些參數(shù)20.1 脈沖信號(hào)A0.9A0.1Atrtf第4頁(yè)/共56頁(yè)第五頁(yè)，共56頁(yè)。20.1 脈沖(michng)信號(hào)脈沖頻率脈沖頻率 f ：?jiǎn)挝粫r(shí)間的脈沖數(shù)。單位時(shí)間的脈沖數(shù)。TA0.9A0.1Atrtf0.5Atp第5頁(yè)/共56頁(yè)第六頁(yè)，共56頁(yè)。脈沖(michng)信號(hào)正脈沖(michng)：脈沖(michng)躍變后的值比初始值高。負(fù)脈沖(michng)：脈沖(michng)躍變后的值比初始值低。例：正脈沖負(fù)

4、脈沖 在數(shù)字電路中，通常根據(jù)脈沖信號(hào)的有無、個(gè)數(shù)、寬度和在數(shù)字電路中，通常根據(jù)脈沖信號(hào)的有無、個(gè)數(shù)、寬度和頻率進(jìn)行工作，所以抗干擾能力較強(qiáng)（干擾往往只影響脈沖幅頻率進(jìn)行工作，所以抗干擾能力較強(qiáng)（干擾往往只影響脈沖幅度），準(zhǔn)確度較高。度），準(zhǔn)確度較高。20.1 脈沖信號(hào)0+3V0- -3V0+3V0- -3V第6頁(yè)/共56頁(yè)第七頁(yè)，共56頁(yè)。 在數(shù)字電路中，門電路是最基本的邏輯(lu j)元件。 邏輯(lu j)門電路的基本概念 基本基本(jbn)邏輯門電路有與門、或門和非邏輯門電路有與門、或門和非門。門。 所謂“門”，就是一種開關(guān)，在一定條件下它能允許信號(hào)通過，條件不滿足，信號(hào)就通不過。 門電

5、路的輸入信號(hào)與輸出信號(hào)之間存在一定的邏輯關(guān)系，所以門電路又稱為邏輯門電路。第7頁(yè)/共56頁(yè)第八頁(yè)，共56頁(yè)。 與邏輯：只有(zhyu)決定事物結(jié)果的全部條件同時(shí)具備時(shí)，結(jié)果才會(huì)發(fā)生。 或邏輯(lu j) 或邏輯：在決定事物結(jié)果的幾個(gè)條件中只要有一個(gè)或一個(gè)以上條件具備時(shí)，結(jié)果就會(huì)發(fā)生。20.2 基本門電路及其組合邏輯表達(dá)式：YBA邏輯表達(dá)式：YBA+-YAB+-YAB第8頁(yè)/共56頁(yè)第九頁(yè)，共56頁(yè)。 非邏輯：條件具備(jbi)了，結(jié)果不發(fā)生；而條件不具備(jbi)時(shí)，結(jié)果卻發(fā)生了。 在分析邏輯電路時(shí)只用兩種相反的工作在分析邏輯電路時(shí)只用兩種相反的工作(gngzu)狀態(tài)，并用狀態(tài)，并用1和和0來

6、代表。來代表。 門電路的輸入信號(hào)和輸出信號(hào)都是用電位門電路的輸入信號(hào)和輸出信號(hào)都是用電位( (電平電平) )的高的高低來表示，而電位的高低則用低來表示，而電位的高低則用1和和0兩種狀態(tài)來區(qū)別。兩種狀態(tài)來區(qū)別。20.2 基本門電路及其組合+-YAR邏輯表達(dá)式：YA 正邏輯系統(tǒng)：正邏輯系統(tǒng)：規(guī)定高電位為規(guī)定高電位為1，低電位為，低電位為0 ； 負(fù)邏輯系統(tǒng)：負(fù)邏輯系統(tǒng)：規(guī)定高電位為規(guī)定高電位為0，低電位為，低電位為1 。第9頁(yè)/共56頁(yè)第十頁(yè)，共56頁(yè)。電路電路(dinl)邏輯(lu j)功能當(dāng)輸入變量當(dāng)輸入變量(binling)A(binling)A和和B B全為全為1 1時(shí)，輸出變量時(shí)，輸出變量

7、(binling)Y(binling)Y為為1 1。當(dāng)輸入變量A和B不全為1時(shí)，輸出變量Y為0；0 0 分立元件基本邏輯門電路20.2 基本門電路及其組合+5VRDAABYDB0 1 1 0 1 1 00010V0V0V3V0V0V0V3V0V3V3V3VABY與門邏輯狀態(tài)表第10頁(yè)/共56頁(yè)第十一頁(yè)，共56頁(yè)。邏輯(lu j)關(guān)系式 邏輯邏輯(lu j)符符號(hào)號(hào)例：例：20.2 基本(jbn)門電路及其組合BAY&ABYABY第11頁(yè)/共56頁(yè)第十二頁(yè)，共56頁(yè)。當(dāng)輸入變量當(dāng)輸入變量(binling)A和和B全為全為0時(shí)，輸出變量時(shí)，輸出變量(binling)Y為為0。當(dāng)輸入(shr)變量A

8、和B只要有一個(gè)為1時(shí)，輸出變量Y為1；20.2 基本(jbn)門電路及其組合 二極管或門電路電路電路邏輯功能0 0 ABY或門邏輯狀態(tài)表0 1 1 0 1 1 0111RDAABYDB0V0V3V0V0V3V3V3V0V3V3V3V第12頁(yè)/共56頁(yè)第十三頁(yè)，共56頁(yè)。20.2 基本(jbn)門電路及其組合邏輯(lu j)關(guān)系式 邏輯邏輯(lu j)符號(hào)符號(hào)例：例：BAY1ABYABY第13頁(yè)/共56頁(yè)第十四頁(yè)，共56頁(yè)。20.2 基本(jbn)門電路及其組合輸出(shch)變量Y與輸入變量A反相。 晶體管非門電路電路電路(dinl)邏輯功能0 1 10AY非門邏輯狀態(tài)表- -UBBAYRBR

9、CRKT+12V0V12V3V截止0.3V飽和非門電路也稱為非門電路也稱為反相器反相器。第14頁(yè)/共56頁(yè)第十五頁(yè)，共56頁(yè)。20.2 基本(jbn)門電路及其組合邏輯(lu j)關(guān)系式 邏輯邏輯(lu j)符號(hào)符號(hào)例：例：AY A1AYY第15頁(yè)/共56頁(yè)第十六頁(yè)，共56頁(yè)。 與非門電路與非門電路(dinl) 基本基本(jbn)(jbn)邏輯門電路的組合邏輯門電路的組合20.2 基本(jbn)門電路及其組合&AB1Y&ABY邏輯關(guān)系式BAY邏輯圖邏輯符號(hào)邏輯功能當(dāng)輸入變量有一個(gè)或幾個(gè)為當(dāng)輸入變量有一個(gè)或幾個(gè)為0時(shí)，輸出為時(shí)，輸出為1。當(dāng)輸入變量全為1時(shí)，輸出為0；第16頁(yè)/共56頁(yè)第十七頁(yè)，

10、共56頁(yè)。20.2 基本(jbn)門電路及其組合 或非門電路或非門電路(dinl)1AB1Y1ABY邏輯(lu j)關(guān)系式 BAY邏輯圖邏輯符號(hào)邏輯功能當(dāng)輸入變量有一個(gè)或幾個(gè)為當(dāng)輸入變量有一個(gè)或幾個(gè)為1時(shí)，輸出為時(shí)，輸出為0。當(dāng)輸入變量全為0時(shí)，輸出為1；第17頁(yè)/共56頁(yè)第十八頁(yè)，共56頁(yè)。20.2 基本(jbn)門電路及其組合 與或非門電路與或非門電路(dinl)DCBAY邏輯圖邏輯(lu j)符號(hào)邏輯關(guān)系式&ABCD&11Y1ABY& & CD第18頁(yè)/共56頁(yè)第十九頁(yè)，共56頁(yè)。分立元件門電路：由二極管、晶體管組成(z chn)的門電路。 集成門電路：具有(jyu)高可靠性和微型化等優(yōu)

11、點(diǎn)。 在數(shù)字電路中，應(yīng)用最普遍(pbin)的門電路是與非門電路。第19頁(yè)/共56頁(yè)第二十頁(yè)，共56頁(yè)。20.3 TTL門電路 TTL TTL與非門電路與非門電路(dinl)(dinl)k4UCCAR1D1D2R2R3R4BT1T2T3T4D3Y+5Vk6 . 1130k1&ABYTTL與非門電路及其邏輯與非門電路及其邏輯(lu j)符號(hào)符號(hào)R1+5VE1E2C1B1多發(fā)射極晶體管多發(fā)射極晶體管R1E1E2+5VC1T1第20頁(yè)/共56頁(yè)第二十一頁(yè)，共56頁(yè)。20.3 TTL門電路k4UCCAR1D1D2R2R3R4BT1T2T3T4D3Y+5Vk6 . 1130k1 輸入輸入(shr)端不全為

12、端不全為1的情況的情況 當(dāng)輸入端當(dāng)輸入端A A和和B B至少至少(zhsho)(zhsho)有一個(gè)為有一個(gè)為0 0（約為（約為0.3V0.3V）時(shí)，則）時(shí)，則VB1(0.3VB1(0.30.70.7)1V)1V，它不足以向，它不足以向T2 T2 提供正向基極電流，所以提供正向基極電流，所以T2 T2 截止，以致截止，以致T4 T4 也截止。也截止。由于由于(yuy)VC25V(yuy)VC25V，所以，所以T3T3導(dǎo)通，導(dǎo)通，則則VY5R2IB3UBE3UD3VY50.70.73.6V即即 Y=1 由于由于T4截止，當(dāng)接負(fù)截止，當(dāng)接負(fù)載后，有電流從載后，有電流從UCC經(jīng)經(jīng)R4流向每個(gè)負(fù)載門，這

13、種電流向每個(gè)負(fù)載門，這種電流稱為流稱為拉電流拉電流。第21頁(yè)/共56頁(yè)第二十二頁(yè)，共56頁(yè)。20.3 TTL門電路k4UCCAR1D1D2R2R3R4BT1T2T3T4D3Y+5Vk6 . 1130k1 輸入輸入(shr)端全為端全為1的情況的情況 當(dāng)輸入當(dāng)輸入(shr)(shr)端端A A和和B B全為全為1(1(約為約為3.6V)3.6V)時(shí)，時(shí)，T1T1的的兩個(gè)發(fā)射結(jié)都反偏，因?yàn)閮蓚€(gè)發(fā)射結(jié)都反偏，因?yàn)閂B1(VB1(2.1V)VE1(2.1V)VE1(3.6V)3.6V)，則則T2T2、T4T4飽和導(dǎo)通。飽和導(dǎo)通。VC2UCE2UBE40.30.71V即即 Y=0 因因T3T3截止，當(dāng)接

14、負(fù)截止，當(dāng)接負(fù)載后載后T4T4的集電極電流全的集電極電流全部部(qunb)(qunb)由外接負(fù)載由外接負(fù)載門灌入，這種電流稱為門灌入，這種電流稱為灌電流。灌電流。所以所以 VY0.3V 顯然顯然T3的基極電位不足以使的基極電位不足以使T3和和D3導(dǎo)通，所以導(dǎo)通，所以T3截止。截止。第22頁(yè)/共56頁(yè)第二十三頁(yè)，共56頁(yè)。20.3 TTL門電路所以所以TTLTTL門電路具有與非邏輯門電路具有與非邏輯(lu j)(lu j)功能，即功能，即BAY 輸出輸出(shch)高電平電壓高電平電壓UOH和輸出和輸出(shch)低電平電壓低電平電壓UOL0.32.73.60.51.31.420UO/ /VUI

15、/ /VA BCDETTL與非門的電壓傳輸與非門的電壓傳輸(chun sh)特性特性 將某一輸入端的電壓由零逐漸增大，而將其它輸入將某一輸入端的電壓由零逐漸增大，而將其它輸入端接電源正極保持恒定高電位。端接電源正極保持恒定高電位。 閾值電壓閾值電壓( (或稱門檻電壓或稱門檻電壓) )UT：輸輸出高電平轉(zhuǎn)為低電平時(shí)所對(duì)應(yīng)的輸入電出高電平轉(zhuǎn)為低電平時(shí)所對(duì)應(yīng)的輸入電壓。本圖壓。本圖UT=1.4V。 輸出高電平電壓輸出高電平電壓UOH：對(duì)應(yīng)于對(duì)應(yīng)于AB段的輸出電壓。段的輸出電壓。 輸出低電平電壓輸出低電平電壓UOL：對(duì)應(yīng)于對(duì)應(yīng)于DE段的輸出電壓。段的輸出電壓。第23頁(yè)/共56頁(yè)第二十四頁(yè)，共56頁(yè)。2

16、0.3 TTL門電路 扇出系數(shù)扇出系數(shù)(xsh)NO 指一個(gè)與非門能帶同類門的最大數(shù)目，它表示指一個(gè)與非門能帶同類門的最大數(shù)目，它表示(biosh)(biosh)帶負(fù)載能力。帶負(fù)載能力。 平均平均(pngjn)傳輸延傳輸延遲時(shí)間遲時(shí)間tpd 在與非門輸入端加上一個(gè)脈在與非門輸入端加上一個(gè)脈沖電壓，則輸出電壓將有一定的沖電壓，則輸出電壓將有一定的時(shí)間延遲。時(shí)間延遲。2pd2pd1pdttttpd1：上升延遲時(shí)間上升延遲時(shí)間tpd2：下降延遲時(shí)間下降延遲時(shí)間tpd1tpd250%50%輸入波形輸入波形輸出波形輸出波形第24頁(yè)/共56頁(yè)第二十五頁(yè)，共56頁(yè)。20.3 TTL門電路 輸入輸入(shr)

17、高電平電流高電平電流IIH和輸入和輸入(shr)低電平電流低電平電流IIL 輸入高電平電流輸入高電平電流(dinli)IIH(dinli)IIH：當(dāng)某一輸入端接高電：當(dāng)某一輸入端接高電平、其余輸入端接低電平時(shí)，流入該輸入端的電流平、其余輸入端接低電平時(shí)，流入該輸入端的電流(dinli)(dinli)。k4UCCAR1D1D2R2R3R4BT1T2T3T4D3Y+5Vk6 . 1130k1 當(dāng)輸入為負(fù)電壓時(shí)，當(dāng)輸入為負(fù)電壓時(shí)，為防止發(fā)射極電流過大，為防止發(fā)射極電流過大，用用D1、D2使輸入端電使輸入端電壓鉗位在壓鉗位在0V附近，起保附近，起保護(hù)護(hù)(boh)作用。作用。 輸入低電平電流輸入低電平電

18、流IIL：當(dāng)某一輸入端接低電平、其當(dāng)某一輸入端接低電平、其余輸入端接高電平時(shí)，從該余輸入端接高電平時(shí)，從該輸入端流出的電流。輸入端流出的電流。第25頁(yè)/共56頁(yè)第二十六頁(yè)，共56頁(yè)。20.3 TTL門電路 三態(tài)輸出三態(tài)輸出(shch)(shch)與非門電路與非門電路AR1DR2R3R4BT1T2T3T4D3Y+5VE&AEYBEN&AEYBEN 當(dāng)控制端（或稱使能端）當(dāng)控制端（或稱使能端）E=1時(shí)，三態(tài)門的輸出狀態(tài)決定時(shí)，三態(tài)門的輸出狀態(tài)決定于輸入端于輸入端 A、B 的狀態(tài)，實(shí)現(xiàn)與的狀態(tài)，實(shí)現(xiàn)與非邏輯關(guān)系，此時(shí)非邏輯關(guān)系，此時(shí)(c sh)電路電路處于工作狀態(tài)。處于工作狀態(tài)。 當(dāng)當(dāng) E=0 時(shí)，

19、時(shí)，T2、T3、T4都截止，輸出都截止，輸出端開路而處于端開路而處于(chy)高阻狀態(tài)。高阻狀態(tài)。 若在若在E 端串接一非端串接一非門，則狀態(tài)與之相反。門，則狀態(tài)與之相反。第26頁(yè)/共56頁(yè)第二十七頁(yè)，共56頁(yè)。20.3 TTL門電路 三態(tài)門最重要的一個(gè)用途：實(shí)現(xiàn)用一根導(dǎo)線輪流三態(tài)門最重要的一個(gè)用途：實(shí)現(xiàn)用一根導(dǎo)線輪流(lnli)傳送幾個(gè)不同的數(shù)據(jù)或控制信號(hào)，這根導(dǎo)線傳送幾個(gè)不同的數(shù)據(jù)或控制信號(hào)，這根導(dǎo)線稱為母線（或總線）。稱為母線（或總線）。&A1ENB1E1&A2ENB2E2&A3ENB3E3例：例： 只要讓各門的控制端輪流處于高電平，只要讓各門的控制端輪流處于高電平，即任何即任何(rnh

20、)時(shí)間只能有一個(gè)三態(tài)門處時(shí)間只能有一個(gè)三態(tài)門處于工作狀態(tài)，而其余三態(tài)門均處于高阻狀態(tài)，于工作狀態(tài)，而其余三態(tài)門均處于高阻狀態(tài)，這樣，總線就會(huì)輪流接受各三態(tài)門的輸出。這樣，總線就會(huì)輪流接受各三態(tài)門的輸出。 用總線來傳送數(shù)據(jù)或信號(hào)的方法用總線來傳送數(shù)據(jù)或信號(hào)的方法(fngf)在計(jì)算機(jī)中被廣泛采用。在計(jì)算機(jī)中被廣泛采用。第27頁(yè)/共56頁(yè)第二十八頁(yè)，共56頁(yè)。 MOS門電路：由絕緣柵場(chǎng)效晶體管組成。 優(yōu)點(diǎn)：它具有制造(zhzo)工藝簡(jiǎn)單，集成度高，功耗低，抗干擾能力強(qiáng)。 缺點(diǎn)：工作速度較低。 CMOS門電路：是一種互補(bǔ)對(duì)稱場(chǎng)效晶體管集成電路，目前應(yīng)用最多。第28頁(yè)/共56頁(yè)第二十九頁(yè)，共56頁(yè)。20

21、.4 CMOS門電路 CMOS CMOS非門電路（非門電路（CMOSCMOS反相器）反相器）GDSAG S D Y T1T2+UDDP溝道溝道N溝道溝道 當(dāng)輸入當(dāng)輸入A為為1(約為約為UDD)時(shí)，時(shí)，T1的柵的柵-源電壓大于開啟電源電壓大于開啟電壓，導(dǎo)通；壓，導(dǎo)通；T2的柵的柵-源電壓小于開啟電壓的絕對(duì)值，截止。這源電壓小于開啟電壓的絕對(duì)值，截止。這時(shí)，時(shí)，T2的電阻的電阻(dinz)比比T1高得多，電源電壓主要降在高得多，電源電壓主要降在T2上，故上，故 Y = 0 (約為約為0V) 。 當(dāng)輸入當(dāng)輸入A為為0(約為約為0V)時(shí)，時(shí)，T1截止，截止，T2導(dǎo)通。這時(shí)，電源導(dǎo)通。這時(shí)，電源電壓電壓

22、(diny)主要降在主要降在T1上，上，故故 Y = 1(約為約為UDD) 。AY 第29頁(yè)/共56頁(yè)第三十頁(yè)，共56頁(yè)。20.4 CMOS門電路 CMOS CMOS與非門電路與非門電路(dinl)(dinl) 當(dāng)輸入當(dāng)輸入A、B全為全為1時(shí)，時(shí)，T1和和T2的都導(dǎo)通，電阻的都導(dǎo)通，電阻(dinz)很低；很低；T3和和T4截止，電阻截止，電阻(dinz)很高。這時(shí)，電源電壓很高。這時(shí)，電源電壓主要降在負(fù)載管上，故主要降在負(fù)載管上，故 Y = 0 。ABY 當(dāng)輸入至少有一個(gè)為當(dāng)輸入至少有一個(gè)為0時(shí)，時(shí)，則則T1和和T2截止，相應(yīng)的負(fù)載截止，相應(yīng)的負(fù)載(fzi)管導(dǎo)通，因此負(fù)載管導(dǎo)通，因此負(fù)載(f

23、zi)管的總電阻很低，驅(qū)管的總電阻很低，驅(qū)動(dòng)管的總電阻很高。這時(shí)，動(dòng)管的總電阻很高。這時(shí)，電源電壓主要降在電源電壓主要降在T1、T2上，上，故故 Y = 1 。GDSAG S D Y T1T4+UDDGDST3G S D T2B第30頁(yè)/共56頁(yè)第三十一頁(yè)，共56頁(yè)。20.4 CMOS門電路 CMOS CMOS或非門電路或非門電路(dinl)(dinl)當(dāng)輸入當(dāng)輸入A、B至少有一個(gè)至少有一個(gè)(y )為為1時(shí)，輸出時(shí)，輸出Y = 0 。BAY當(dāng)輸入當(dāng)輸入(shr)全為全為0時(shí)，輸出時(shí)，輸出Y = 1 。GDSAG S D Y T2T4+UDDGDST3G S D T1B 總結(jié)：總結(jié)：與非門的輸入

24、端愈多，與非門的輸入端愈多，串聯(lián)的驅(qū)動(dòng)管也愈多，導(dǎo)通時(shí)的串聯(lián)的驅(qū)動(dòng)管也愈多，導(dǎo)通時(shí)的總電總電阻就愈大，輸出低電平值將會(huì)因輸入阻就愈大，輸出低電平值將會(huì)因輸入端的增多而提高，所以輸入端不能太端的增多而提高，所以輸入端不能太多。而或非門電路的驅(qū)動(dòng)管是并聯(lián)的，多。而或非門電路的驅(qū)動(dòng)管是并聯(lián)的，不存在此問題，所以不存在此問題，所以在在MOS電路中，電路中，或非門用得較多或非門用得較多。 第31頁(yè)/共56頁(yè)第三十二頁(yè)，共56頁(yè)。 邏輯代數(shù)或稱布爾代數(shù)，它是分析與設(shè)計(jì)邏輯電路的數(shù)學(xué)工具。 它雖然(surn)和普通代數(shù)一樣也用字母表示變量，但變量的取值只有1和0兩種，所謂邏輯1和邏輯0，代表兩種相反的邏輯狀

25、態(tài)。 邏輯(lu j)代數(shù)所表示的是邏輯(lu j)關(guān)系，不是數(shù)量關(guān)系，這是它與普通代數(shù)本質(zhì)上的區(qū)別。 邏輯代數(shù)(dish)運(yùn)算法則第32頁(yè)/共56頁(yè)第三十三頁(yè)，共56頁(yè)。A AAAA AAAA AAAA A A 1 11 00100交換律交換律ABBA基本基本(jbn)運(yùn)算法則運(yùn)算法則BAAB 20.5 邏輯(lu j)代數(shù)結(jié)合律結(jié)合律CBACBACBABCACABABC第33頁(yè)/共56頁(yè)第三十四頁(yè)，共56頁(yè)。分配律分配律ACABCBACABABCA證：證：BCACABAACABABCCBAABCCBA1BCA20.5 邏輯(lu j)代數(shù)吸收(xshu)律ABBAA證：證：BAAABAAA

26、BABA 1AAABAABAA第34頁(yè)/共56頁(yè)第三十五頁(yè)，共56頁(yè)。證：證：BAABAABAAABABAABABAABAAB20.5 邏輯(lu j)代數(shù)BABAA證：證：BABABBBAABAABBAA 反演反演(fn yn)律律(摩摩根定律根定律)BABABAAB第35頁(yè)/共56頁(yè)第三十六頁(yè)，共56頁(yè)。 邏輯函數(shù)的表示(biosh)方法例：有一T形走廊，在相會(huì)處有一路燈，在進(jìn)入走廊的A、B、C三地各有控制開關(guān)，都能獨(dú)立進(jìn)行控制。任意閉合一個(gè)開關(guān)，燈亮；任意閉合兩個(gè)開關(guān)，燈滅；三個(gè)開關(guān)同時(shí)閉合，燈亮。設(shè)A、B、C代表三個(gè)開關(guān)（輸入變量），開關(guān)閉合其狀態(tài)(zhungti)為1，斷開為0；燈亮

27、Y（輸出變量）為1，燈滅為0。分別用四種方法表示邏輯函數(shù)Y。20.5 邏輯(lu j)代數(shù) 邏輯函數(shù)常用邏輯狀態(tài)表、邏輯式、邏輯圖和卡諾圖四邏輯函數(shù)常用邏輯狀態(tài)表、邏輯式、邏輯圖和卡諾圖四種方法表示。種方法表示。第36頁(yè)/共56頁(yè)第三十七頁(yè)，共56頁(yè)。 邏輯(lu j)狀態(tài)表20.5 邏輯(lu j)代數(shù)A B C Y0 0 1 10 1 0 11 0 0 10 0 0 00 1 1 01 0 1 01 1 0 01 1 1 1例：有一T形走廊，在相會(huì)(xin hu)處有一路燈，在進(jìn)入走廊的A、B、C三地各有控制開關(guān)，都能獨(dú)立進(jìn)行控制。任意閉合一個(gè)開關(guān)，燈亮；任意閉合兩個(gè)開關(guān)，燈滅；三個(gè)開關(guān)同

28、時(shí)閉合，燈亮。設(shè)A、B、C代表三個(gè)開關(guān)（輸入變量），開關(guān)閉合其狀態(tài)為1，斷開為0；燈亮Y（輸出變量）為1，燈滅為0。分別用四種方法表示邏輯函數(shù)Y。 用輸入、輸出變量的邏輯狀態(tài)（1或0）以表格形式來表示邏輯函數(shù)。若有n個(gè)輸入變量，則有2n種組合。第37頁(yè)/共56頁(yè)第三十八頁(yè)，共56頁(yè)。 邏輯(lu j)式取 Y = 1(或 Y = 0 )列邏輯(lu j)式用與、或、非等運(yùn)算來表達(dá)邏輯(lu j)函數(shù)的表達(dá)式。由邏輯狀態(tài)表寫出邏輯式20.5 邏輯代數(shù)A B C Y0 0 1 10 1 0 11 0 0 10 0 0 00 1 1 01 0 1 01 1 0 01 1 1 1對(duì)一種組合而言，輸入變

29、量之間對(duì)一種組合而言，輸入變量之間是與邏輯關(guān)系。是與邏輯關(guān)系。 對(duì)應(yīng)于 Y = 1 ，若輸入變量為1，則取其原變量(如 A )；若輸入變量為 0，則取其反變量(如 )。而后取乘積項(xiàng)。A如：如：BCA第38頁(yè)/共56頁(yè)第三十九頁(yè)，共56頁(yè)。ABCCBACBACBAY反之，也可以(ky)由邏輯式列出邏輯狀態(tài)表。20.5 邏輯(lu j)代數(shù)A B C Y0 0 1 10 1 0 11 0 0 10 0 0 00 1 1 01 0 1 01 1 0 01 1 1 1各種組合各種組合(zh)之間是或邏輯關(guān)系，取乘積項(xiàng)之和。之間是或邏輯關(guān)系，取乘積項(xiàng)之和。如：如：CBACBACBAABC例：例：CABC

30、ABYA B C Y0 0 1 00 1 0 01 0 0 00 0 0 00 1 1 11 0 1 11 1 0 11 1 1 1第39頁(yè)/共56頁(yè)第四十頁(yè)，共56頁(yè)。最小項(xiàng)最小項(xiàng) 設(shè)設(shè)A，B，C是三個(gè)輸入變量，有八種組合，相應(yīng)是三個(gè)輸入變量，有八種組合，相應(yīng)(xingyng)的乘積項(xiàng)（即最小項(xiàng)）也有八個(gè)：的乘積項(xiàng)（即最小項(xiàng)）也有八個(gè)：ABCCABCBACBABCACBACBACBA,n個(gè)輸入變量有個(gè)輸入變量有2n個(gè)最小項(xiàng)個(gè)最小項(xiàng)每項(xiàng)都含有三個(gè)輸入每項(xiàng)都含有三個(gè)輸入(shr)變量，每個(gè)變量是它的一個(gè)因變量，每個(gè)變量是它的一個(gè)因子；子；20.5 邏輯(lu j)代數(shù)每項(xiàng)中每個(gè)因子或以原變量（每

31、項(xiàng)中每個(gè)因子或以原變量（A，B，C）的形式或）的形式或以反變量（以反變量（ ， ， ）的形式出現(xiàn)一次。）的形式出現(xiàn)一次。A B C第40頁(yè)/共56頁(yè)第四十一頁(yè)，共56頁(yè)。例：寫出例：寫出Y=AB+BC+CA的最小項(xiàng)邏輯的最小項(xiàng)邏輯(lu j)式。式。解：解：CABCABY 同一個(gè)邏輯函數(shù)可以用不同的邏輯式來表達(dá)同一個(gè)邏輯函數(shù)可以用不同的邏輯式來表達(dá)(biod)，但由最小項(xiàng)組成的與或邏輯式則是唯一的，但由最小項(xiàng)組成的與或邏輯式則是唯一的，而邏輯狀態(tài)表是用最小項(xiàng)表示的，因而也是唯一的。而邏輯狀態(tài)表是用最小項(xiàng)表示的，因而也是唯一的。 BBCAAABCCCABCBAABCBCAABCCABABCCBA

32、BCACABABC 20.5 邏輯(lu j)代數(shù)第41頁(yè)/共56頁(yè)第四十二頁(yè)，共56頁(yè)。 邏輯圖 一般一般(ybn)由邏由邏輯式畫出邏輯圖。輯式畫出邏輯圖。 因?yàn)橐驗(yàn)?yn wi)邏邏輯式不是唯一的，所輯式不是唯一的，所以邏輯圖也不是唯一以邏輯圖也不是唯一的。的。20.5 邏輯(lu j)代數(shù)ABCCBACBACBAY1111AYBCABCABC第42頁(yè)/共56頁(yè)第四十三頁(yè)，共56頁(yè)。 由邏輯狀態(tài)表寫出的邏輯式，以及由此畫出的邏輯圖，往往比較復(fù)雜。如果(rgu)經(jīng)過簡(jiǎn)化，就可以少用元件，可靠性也因而提高。 邏輯(lu j)函數(shù)的化簡(jiǎn)20.5 邏輯(lu j)代數(shù)例： 應(yīng)用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)

33、并項(xiàng)法CCBACCABBAABCBACABCBAABCY1 AA應(yīng)用 消去變量。BBAA第43頁(yè)/共56頁(yè)第四十四頁(yè)，共56頁(yè)。例：CBCAABY配項(xiàng)法AACBCAABCBACABCAABCAABBCACAB11AABB應(yīng)用 展開、合并化簡(jiǎn)。20.5 邏輯(lu j)代數(shù)加項(xiàng)法AAA應(yīng)用 合并化簡(jiǎn)。例：CBACBAABCYABCCBABCAABCACBC BBACAABC第44頁(yè)/共56頁(yè)第四十五頁(yè)，共56頁(yè)。CB吸收(xshu)法EDCBACBY例：AABA應(yīng)用 消去多余因子。20.5 邏輯(lu j)代數(shù)例：DBCDCBAABDABCYABDBCDCBAABCDBCDCBAABDBCDCB

34、ABCDDCBABCDCDBABDADBCDCBAABCBCDABCDBDBCDCAAB第45頁(yè)/共56頁(yè)第四十六頁(yè)，共56頁(yè)。例：例：CBBDABCDBCABDDABCCBDBCABDDABC11CBDBCBDABCCDCDACBCCDACB1DACBB20.5 邏輯(lu j)代數(shù)第46頁(yè)/共56頁(yè)第四十七頁(yè)，共56頁(yè)。 已知邏輯圖列邏輯(lu j)狀態(tài)表分析(fnx)邏輯功能分析(fnx)步驟組合邏輯電路：任何時(shí)刻電路的輸出狀態(tài)只取決于該時(shí)刻的輸入狀態(tài)，而與該時(shí)刻以前的電路狀態(tài)無關(guān)。運(yùn)用邏輯代數(shù)運(yùn)用邏輯代數(shù)化簡(jiǎn)或變換化簡(jiǎn)或變換寫邏輯式寫邏輯式 組合邏輯電路的分析第47頁(yè)/共56頁(yè)第四十八

35、頁(yè)，共56頁(yè)。例例1：分析下圖的邏輯：分析下圖的邏輯(lu j)功功能。能。由邏輯(lu j)圖寫出邏輯(lu j)式20.6 組合邏輯電路的分析(fnx)和綜合ABABAABYABBABBABAY運(yùn)用邏輯代數(shù)化簡(jiǎn)運(yùn)用邏輯代數(shù)化簡(jiǎn)ABBABAYABBABAABBABABABBAABABA解：解：第48頁(yè)/共56頁(yè)第四十九頁(yè)，共56頁(yè)。由化簡(jiǎn)后的邏輯(lu j)式列邏輯(lu j)狀態(tài)表分析邏輯(lu j)功能 20.6 組合(zh)邏輯電路的分析和綜合0 0 0 1 1 0 1 1 0110ABYBABAYBA當(dāng)輸入端A、B相異時(shí)，輸出為1；輸入端A、B相同時(shí)，輸出為0。這種電路稱為異或門電路。=1ABY邏輯符號(hào)邏輯符號(hào)第49頁(yè)/共