實(shí)驗(yàn)五集成邏輯電路的連接和驅(qū)動(dòng)_第1頁(yè)
實(shí)驗(yàn)五集成邏輯電路的連接和驅(qū)動(dòng)_第2頁(yè)
實(shí)驗(yàn)五集成邏輯電路的連接和驅(qū)動(dòng)_第3頁(yè)
實(shí)驗(yàn)五集成邏輯電路的連接和驅(qū)動(dòng)_第4頁(yè)
全文預(yù)覽已結(jié)束

付費(fèi)下載

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、 數(shù)字電路實(shí)驗(yàn)五 集成邏輯電路的連接和驅(qū)動(dòng)一、 實(shí)驗(yàn)?zāi)康?. 了解TTL門電路的輸出特性。2. 了解CMOS門電路的輸出特性。3. 掌握集成邏輯電路相互銜接時(shí)應(yīng)遵守的規(guī)則和實(shí)際銜接方法。二、 實(shí)驗(yàn)原理1、TTL電路輸入輸出電路性質(zhì)當(dāng)輸入端為高電平時(shí),輸入電流是反向二極管的漏電流,電流極小。其方向是從外部流入輸入端。當(dāng)輸入端處于低電平時(shí),電流由電源VCC經(jīng)內(nèi)部電路流出輸入端,電流較大,當(dāng)與上一級(jí)電路銜接時(shí),將決定上級(jí)電路應(yīng)具的負(fù)載能力。高電平輸出電壓在負(fù)載不大時(shí)為3.5V左右。低電平輸出時(shí),允許后級(jí)電路灌入電流,隨著灌入電流的增加,輸出低電平將升高,一般LS系列TTL電路允許灌入8mA電流,即可

2、吸收后級(jí)20個(gè)LS系列標(biāo)準(zhǔn)門的灌入電流。最大允許低電平輸出電壓為0.4V。2、CMOS電路輸入輸出電路性質(zhì)一般CC系列的輸入阻抗可高達(dá)1010,輸入電容在5pf以下,輸入高電平通常要求在3.5V以上,輸入低電平通常為1.5V以下。因CMOS電路的輸出結(jié)構(gòu)具有對(duì)稱性,故對(duì)高低電平具有相同的輸出能力,負(fù)載能力較小,僅可驅(qū)動(dòng)少量的CMOS電路。當(dāng)輸出端負(fù)載很輕時(shí),輸出高電平將十分接近電源電壓;輸出低電平時(shí)將十分接近地電位。在高速CMOS電路54/74HC系列中的一個(gè)子系列54/74HCT,其輸入電平與TTL電路完全相同,因此在相互取代時(shí),不需考慮電平的匹配問(wèn)題。3、 集成邏輯電路的銜接在實(shí)際的數(shù)字電

3、路系統(tǒng)中總是將一定數(shù)量的集成邏輯電路按需要前后連接起來(lái)。這時(shí),前級(jí)電路的輸出將與后級(jí)電路的輸入相連并驅(qū)動(dòng)后級(jí)電路工作。這就存在著電平的配合和負(fù)載能力這兩個(gè)需要妥善解決的問(wèn)題??捎孟铝袔讉€(gè)表達(dá)式來(lái)說(shuō)明連接時(shí)所要滿足的條件:VOH(前級(jí))ViH(后級(jí)) VOL(前級(jí))ViL(后級(jí))IOH(前級(jí))n×IiH(后級(jí)) IOL(前級(jí))n×IiL(后級(jí)) n為后級(jí)門的數(shù)目(1)TTL與TTL的連接TTL集成邏輯電路的所有系列,由于電路結(jié)構(gòu)形式相同,電平配合比較方便,不需要外接元件可直接連接,主要的限制是受低電平時(shí)負(fù)載能力的限制。表5-1列出了74系列TTL電路的扇出系數(shù)。(2)TTL驅(qū)

4、動(dòng)CMOS電路TTL電路驅(qū)動(dòng)CMOS電路時(shí),由于CMOS電路的輸入阻抗高,故此驅(qū)動(dòng)電流一般不會(huì)受到限制, 但在電平配合問(wèn)題上,低電平是可以的,高電平時(shí)有困難,因?yàn)門TL電路在空載時(shí),輸出高電平通常低于CMOS電路對(duì)輸入高電平的要求, 因此為保證TTL輸出高電平時(shí),后級(jí)的CMOS電路能可靠工作,通常要外接一個(gè)提拉電阻R,如圖5-1所示,使輸出高電平達(dá)到3.5V以上,R的取值為26.2K較合適,這時(shí)TTL后級(jí)的CMOS電路的數(shù)目實(shí)際上是沒(méi)有什么限制的。(3)CMOS驅(qū)動(dòng)TTL電路圖5-1 TTL電路驅(qū)動(dòng)CMOS電路CMOS的輸出電平能滿足TTL對(duì)輸入電平的要求,而驅(qū)動(dòng)電流將受限制,主要是低電平時(shí)的

5、負(fù)載能力。表5-2列出了一般CMOS電路驅(qū)動(dòng)TTL電路扇出系數(shù),從表中可見(jiàn),除了74HC系列外的其它CMOS電路驅(qū)動(dòng)TTL的都較低。表5-2LS-TTLL-TTLTTLASL-TTLCC4001B系列1 2 0 2MC14001B系列 1 2 0 2MM74HC及74HCT系列 10 20 2 20既要使用此系列又要提高其驅(qū)動(dòng)能力時(shí),可采用以下兩種方法:a)采用CMOS驅(qū)動(dòng)器,如CC4049,CC4050是專為給出較大驅(qū)動(dòng)能力而設(shè)計(jì)的CMOS電路。b)將幾個(gè)同功能的CMOS電路并聯(lián)使用,即將其輸入端并聯(lián),輸出端并聯(lián)(TTL電路是不允許并聯(lián)的)。(4)CMOS與CMOS的銜接CMOS電路之間的連

6、接十分方便,不需另加外接元件。對(duì)直流參數(shù)來(lái)講,一個(gè)CMOS電路可帶動(dòng)的CMOS電路數(shù)量是不受限制的,但在實(shí)際使用時(shí),應(yīng)當(dāng)考慮后級(jí)門輸入電容對(duì)前級(jí)門的傳輸速度的影響,電容太大時(shí),傳輸速度要下降,因此在高速使用時(shí)要從負(fù)載電容來(lái)考慮,例如CC4000T系列。CMOS電路在10MHz以上速度運(yùn)用時(shí)應(yīng)限制在20個(gè)門以下。三、 實(shí)驗(yàn)設(shè)備與器件 1、數(shù)字邏輯電路實(shí)驗(yàn)箱。 2、數(shù)字邏輯電路實(shí)驗(yàn)箱擴(kuò)展板。3、數(shù)字萬(wàn)用表。 4、芯片74LS00、74LS04,CC4001、74HC00。 5、100、470、3K電阻,1K、47K、10K可調(diào)電位器。四、實(shí)驗(yàn)內(nèi)容及實(shí)驗(yàn)步驟1. 測(cè)試TTL電路74LS00及CMOS

7、電路CC4001的輸出特性將數(shù)字邏輯電路實(shí)驗(yàn)箱擴(kuò)展板插在實(shí)驗(yàn)箱相應(yīng)位置,并固定好,找一個(gè)14PIN的插座插上芯片74LS00(CC4001),并在14PIN插座的第7腳接上實(shí)驗(yàn)箱的地(GND),第14腳接上電源(VCC)。測(cè)試電路如圖5-3所示,圖中以與非門74LS00為例畫(huà)出了高、低電平兩種輸出狀態(tài)下輸出特性的測(cè)量方法。改變電位器RW的阻值,從而獲得輸出輸出特性曲線,R為限流電阻。(1) 測(cè)試TTL電路74LS00的輸出特性插入74LS00,R取100,高電平輸出時(shí),RW取10K,高電平測(cè)試時(shí)應(yīng)測(cè)量空載到最小允許高電平(2.7V)之間的一系列點(diǎn);低電平測(cè)試時(shí)應(yīng)測(cè)量空載到最大允許低電平(0.4

8、V)之間的系列點(diǎn)。 圖5-2(a) 圖5-2(b) 圖5-2 與非門輸出特性測(cè)試電路(2)測(cè)試CMOS電路CC4001的輸出特性測(cè)試時(shí)R取為470,RW取4.7K。高電平測(cè)試時(shí)應(yīng)測(cè)量從空載到輸出電平降到4.6V為止的一系列點(diǎn);低電平測(cè)試時(shí)應(yīng)測(cè)量從空載到輸出電平升到0.4V為止的一系列點(diǎn)。2 TTL電路驅(qū)動(dòng)CMOS電路(芯片的連接方法類似實(shí)驗(yàn)內(nèi)容1,這里要用到2個(gè)14PIN的插座)用74LS00的一個(gè)門來(lái)驅(qū)動(dòng)CC4001的四個(gè)門,實(shí)驗(yàn)電路如圖5-1,R取3K。測(cè)量連接3K與不連接3K電阻時(shí)的邏輯功能及74LS00的輸出高低電平,及CC4001的邏輯功能。3. CMOS電路驅(qū)動(dòng)TTL電路(芯片的連接方法類似實(shí)驗(yàn)內(nèi)容2)電路如圖5-3所示,被驅(qū)動(dòng)的電路用74LS04的6個(gè)門并聯(lián)。電路的輸入端接邏輯開(kāi)關(guān)輸出插口,6個(gè)輸出分別接邏輯電平顯示的輸入插口。先用CC4001的一個(gè)門來(lái)驅(qū)動(dòng),觀測(cè)CC4001的輸出電平和74LS04的輸出邏輯功能。然后將CC4001的其余三個(gè)門,一個(gè)個(gè)并聯(lián)到第一個(gè)門上(輸入與輸入并聯(lián),輸出與輸出并聯(lián)),分別觀察CMOS的輸出電平及74LS04的邏輯功能。最后用1/4 74HC00代替1/4CC4001,測(cè)試其輸出電

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論