直接數(shù)字頻率合成器quartus

1、電子線路課程設(shè)計(jì)直接數(shù)字頻率合成器學(xué)號(hào)：姓名：2011年11月摘要 本篇論文主要講了用eda設(shè)計(jì)dds。用quartus 軟件模擬仿真電路，并下載到芯片。使電路能輸出正余弦波，并可調(diào)節(jié)頻率和相位。并在這基礎(chǔ)上進(jìn)行一部分?jǐn)U展，如能輸入矩形三角形波。關(guān)鍵詞 eda設(shè)計(jì) dds quartus Abstract:This report introduces the EDA design is completed with Direct Digital Synthesis DDS process. This design uses DDS QuartusII 7.0 software design,

2、and downloads SmartSOPC experimental system hardware. Key word eda design dds quartus目錄設(shè)計(jì)要求···································

3、;···········4方案論證······································

4、········4各子模塊設(shè)計(jì)原理······································6調(diào)試，仿真及下載·

5、·····································12結(jié)論············&#

6、183;·····································131 設(shè)計(jì)要求基本要求：1、利用QuartusII軟件和SmartSOPC實(shí)驗(yàn)箱實(shí)現(xiàn)DDS的設(shè)計(jì)；2、DDS中的波形存儲(chǔ)器模塊用Altera公司的

7、Cyclone系列FPGA芯片中的RAM實(shí)現(xiàn)，RAM結(jié)構(gòu)配置成212×10類型；3、具體參數(shù)要求：頻率控制字K取4位；基準(zhǔn)頻率fc=1MHz,由實(shí)驗(yàn)板上的系統(tǒng)時(shí)鐘分頻得到；4、系統(tǒng)具有使能功能；5、利用實(shí)驗(yàn)箱上的D/A轉(zhuǎn)換器件將ROM輸出的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，能夠通過(guò)示波器觀察到正弦波形；6、過(guò)開關(guān)（實(shí)驗(yàn)箱上的Ki）輸入DDS的頻率和相位控制字，并能用示波器觀察加以驗(yàn)證；提高部分：1、 通過(guò)按鍵（實(shí)驗(yàn)箱上的Si）輸入DDS的頻率和相位控制字，以擴(kuò)大頻率控制和相位控制的范圍；(注意：按鍵后有消顫電路)2、 能夠同時(shí)輸出正余弦兩路正交信號(hào)；3、 在數(shù)碼管上顯示生成的波形頻率；4、 充

8、分考慮ROM結(jié)構(gòu)及正弦函數(shù)的特點(diǎn)，進(jìn)行合理的配置，提高計(jì)算精度；5、 設(shè)計(jì)能輸出多種波形（三角波、鋸齒波、方波等）的多功能波形發(fā)生器；6、 基于DDS的AM調(diào)制器的設(shè)計(jì)；7、 自己添加其他功能。2、 方案論證直接數(shù)字頻率合成器（Direct Digital Frequency Synthesizer）是一種基于全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)。dds的組成及工作原理： 每來(lái)一個(gè)CLOCK，加法器就將頻率控制字f與累加寄存器輸出的累加相位數(shù)據(jù)相加，相加的結(jié)果又反饋送至累加寄存器的數(shù)據(jù)輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字相加。這樣，相位累加器在時(shí)鐘

9、作用下，不斷對(duì)頻率控制字進(jìn)行線性相位累加。由此，相位累加器在每一個(gè)時(shí)鐘脈沖輸入時(shí)，把頻率控制字累加以此，相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器的相位取樣地址，這樣就可把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值進(jìn)行找表查出，完成相位到幅值的轉(zhuǎn)換。由于相位累加器為N位，相當(dāng)于把正弦信號(hào)在相位上的精度定為N位，所以分辨率為1/2N。若系統(tǒng)時(shí)鐘頻率為fc，頻率控制字f為1，則輸出頻率為fOUT=fC/2N，這個(gè)頻率相當(dāng)于"基頻"。若f為K，則輸出頻率為：fout=K* fC/2N當(dāng)系統(tǒng)輸入時(shí)鐘頻率fC不變時(shí)，輸出信號(hào)的頻率由頻率控制字K所決定。由上式可得：K=2N*fout/fC其中，K為頻率字

10、，注意K要取整，有時(shí)會(huì)有誤差。DSS工作流圖：三、各子模塊設(shè)計(jì)原理1、分頻器實(shí)驗(yàn)中需要有1mhz，1khz，2hz，0.5hz的輸入信號(hào)，而實(shí)驗(yàn)像僅能提供48mhz的輸入信號(hào)，故需要分頻。實(shí)驗(yàn)中擬用74163制作3分頻，3片74160分別制作1k分頻與500分頻，用4片觸發(fā)器做16分頻。16分頻：3分頻：1k分頻：500分頻：2、 加法器加法器的目的，其一是作為累加器的一部分，將k進(jìn)行累加，其二是作為頻率控制與相位控制電路的一部分，調(diào)整輸入給rom的12位地址。3、 寄存器寄存器的目的，是使加法器出來(lái)的結(jié)果稍作停留，以便傳遞給rom的地址位或者是回傳給加法器成為加數(shù)。4、 累加器相位累加器的組

11、成= N位加法器+N位寄存器相位累加器的作用：在時(shí)鐘的作用下，進(jìn)行相位累加注意：當(dāng)相位累加器累加滿量時(shí)就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期性的動(dòng)作。5、 rom的制作 作用：進(jìn)行波形的相位幅值轉(zhuǎn)換。 原理： ROM的N位地址 把0O360O的正弦角度離散成具有2N個(gè)樣值的序列 ROM的D位數(shù)據(jù)位 則2N個(gè)樣值的幅值量化為D位二進(jìn)制數(shù)據(jù)以正弦為例：首先用VC程序產(chǎn)生rom數(shù)據(jù)值,程序如下:#include"stdio.h"#include"math.h"int main(int argc,char*argv) int i;double s;for(i=0;i&l

12、t;4096;i+)s=sin(atan(1)*8*i/4096);printf("%d:%x;n",i,(int)(s+1)*1023/2);return 0;上述程序編譯后,生成一個(gè)可執(zhí)行文件rogen.exe,在DOS命令下執(zhí)行:rogen>sine.mif生成sine.mif文件,再加上*.mif文件的頭部說(shuō)明即可,格式如下: DEPTH=4096; WIDTH=10; ADDRESS_RADIX=DEC; DATA_RADIX=HEX; CONTENT BEGIN . -ROM中的數(shù)據(jù),每個(gè)占用一行 . END然后設(shè)定LPM-ROM在元器庫(kù)中選取LPM-RO

13、M，設(shè)置ROM的信息，數(shù)據(jù)寬度為10bits，數(shù)據(jù)個(gè)數(shù)為4096；設(shè)置ROM為寄存器輸出，不需要時(shí)鐘和異步清零信號(hào)；指定ROM的初始化數(shù)據(jù)來(lái)源，選擇剛剛所生成的mif文件。然后點(diǎn)擊“finish”即可生成ROM單元了。器件圖如下:6、 顯示電路由于譯碼器一次只能輸入一個(gè)數(shù)字的7位控制信號(hào)進(jìn)入系統(tǒng)，為了使8個(gè)數(shù)字同時(shí)亮，則需要用到計(jì)數(shù)器與若干選擇器，將想要輸入系統(tǒng)的信號(hào)輪流送入。電源接通，1khz的clk接入，計(jì)數(shù)器開始工作，產(chǎn)生07以控制8個(gè)數(shù)字同時(shí)亮。7、 測(cè)頻電路測(cè)頻就是計(jì)算1秒鐘內(nèi)脈沖的個(gè)數(shù)。我們利用計(jì)數(shù)器和鎖存器實(shí)現(xiàn)這一功能。由于累加器以頻率控制字K為間隔,當(dāng)累加器滿量時(shí)就會(huì)產(chǎn)生一次溢

14、出,完成一次周期性的動(dòng)作,這個(gè)周期也就是DDS信號(hào)的一個(gè)頻率周期,所以將累加器的最高位作為測(cè)頻電路技術(shù)器的脈沖。將1HZ的時(shí)鐘信號(hào)二分頻,得到0.5Hz。將0.5Hz脈沖送入鎖存器的時(shí)鐘端,0.5Hz反相延時(shí)后的脈沖送入計(jì)數(shù)器的清零端。這樣就使計(jì)數(shù)器在2s的脈沖周期內(nèi),1s內(nèi)清零,1s內(nèi)計(jì)數(shù)。由于鎖存器的脈沖和計(jì)數(shù)器的脈沖是反相的,且有一定的延時(shí),所以當(dāng)鎖存器有效脈沖來(lái)到時(shí),計(jì)數(shù)器是清零狀態(tài),鎖存器就鎖存前1s內(nèi)計(jì)數(shù)器的計(jì)數(shù)信號(hào)。這樣就完成了1s內(nèi)的脈沖計(jì)數(shù),再將鎖存器的輸出送入譯碼顯示電路,就可以在數(shù)碼管上顯示波形頻率了。原理圖如下：電路圖如下：8、 總電路將累加器所得與k與p進(jìn)行處理，以實(shí)

15、現(xiàn)對(duì)相頻的控制，再送入rom地址端，為了實(shí)現(xiàn)多波形輸出，對(duì)開關(guān)輸入信號(hào)進(jìn)行判別，根據(jù)不同情況送入不同rom以實(shí)現(xiàn)多波形輸出。最后再合并上顯示電路與測(cè)頻電路。4、 調(diào)試，仿真及下載調(diào)試先保存，將上述電路以字母輸入方式輸入并保存在工程文件夾中。再將文件置頂，最后進(jìn)行編譯，在主菜單 中選擇processing項(xiàng)，在彈出的對(duì)話框中選擇Start complication鍵，則編譯開始。在編譯過(guò)程中，若有任何信息、錯(cuò)誤和警告消息，都將顯示在自動(dòng)打開的Message-Compiler窗口中；若由于文件出錯(cuò)而沒(méi)有通過(guò)，則需要返回原文件進(jìn)行修改，修改后存盤，再編譯直至文件通過(guò)。仿真新建一個(gè)“Vector Wa

16、veform file”文件，并在下拉列表中選.vwf擴(kuò)展名，生成波形文件。右鍵單擊，在彈出的菜單中選Enter Nodes Frome SNF,在彈出的對(duì)話框中選擇要觀測(cè)的節(jié)點(diǎn)。選OptionGrid Size和FileEnd Time，設(shè)置相應(yīng)選項(xiàng)，并給輸入引腳加上適當(dāng)?shù)男盘?hào)。然后，選FileSave保存。接著選擇主菜單中的Simulator項(xiàng)，打開模擬器，點(diǎn)擊Start開始仿真。其中dds的cos部分仿真結(jié)果如下圖所示：Sin部分如下圖所示：下載1.在device&pin中，configuration標(biāo)簽頁(yè)，采用串行配置器件EPCS4的主動(dòng)配置方式。在unused pins標(biāo)簽頁(yè)，進(jìn)行沒(méi)有使用管腳的配置，設(shè)置為高阻輸入，避免損壞。2.選擇processing-start compilation進(jìn)行全程編譯。5、 結(jié)論同時(shí)輸入正弦余弦波：同時(shí)輸入正弦波與方波：同時(shí)輸入正弦波與三角波：相位改變功能演示：測(cè)頻功能檢測(cè):(單位hz)頻率控制字理論輸出頻率示波器顯示頻率測(cè)頻顯示頻率1244.1244.03224461464.81464.2391464153662.13662.0913661誤差均在允許范圍內(nèi)。六、遇到的問(wèn)題和解決方法想做位相控制的位拓展，將原模16換成模64，原是低四位或者高四位相加，改為低