觸發(fā)器和時(shí)序邏輯電路測(cè)試題

觸發(fā)器和時(shí)序邏輯電路測(cè)試題（十二章，十三章）一、 填空題1、 存放N為二進(jìn)制數(shù)碼需要_個(gè)觸發(fā)器。2、 一個(gè)四位二進(jìn)制減法計(jì)數(shù)器狀態(tài)為_時(shí)，在輸入一個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)狀態(tài)為1111，然后向高位發(fā)_信號(hào)。3、 時(shí)序邏輯電路在結(jié)構(gòu)方面的特點(diǎn)是;由具有_邏輯門電路和具有_的觸發(fā)器兩部分組成。4、 十進(jìn)制計(jì)數(shù)器最少要用_個(gè)觸發(fā)器。5、 用N個(gè)觸發(fā)器可以構(gòu)成存放_(tái)位二進(jìn)制代碼寄存器。6、 在數(shù)字電路系統(tǒng)中，按邏輯功能和電路特點(diǎn)，各種數(shù)字集成電路可分位_邏輯電路和_邏輯電路兩大類。7、 8421BCD碼位1001，它代表的十進(jìn)制是_。8、 8421BCD碼的二一進(jìn)制計(jì)數(shù)器當(dāng)前計(jì)數(shù)狀態(tài)是1000，再輸入三個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)狀態(tài)位_。9、 數(shù)碼寄存器主要由_和_組成，起功能是用來(lái)暫存_數(shù)碼。10、 同步計(jì)數(shù)器各個(gè)觸發(fā)器的狀態(tài)轉(zhuǎn)換，與_同步，具有_特點(diǎn)。11、 寄存器在斷電后，鎖存的數(shù)碼_。12、 4個(gè)觸發(fā)器構(gòu)成8421BCD碼計(jì)數(shù)器，共有_個(gè)無(wú)效狀態(tài)，即跳過(guò)二進(jìn)制數(shù)碼_到_6個(gè)狀態(tài)。二、 判斷題、1、移位寄存器每輸入一個(gè)脈沖時(shí)，電路中只有一個(gè)觸發(fā)器翻轉(zhuǎn)。 （ ）2、移位寄存器即可并行輸出也可串行輸出。 （ ）3、右移寄存器存放的數(shù)碼將從低位到高位，依次串行輸入。 （ ）4、八位二進(jìn)制能表示十進(jìn)數(shù)的最大值是256. （ ）5、表示一位十進(jìn)制數(shù)至少需要二位二進(jìn)制。 （ ）6、觸發(fā)器實(shí)質(zhì)上就是一種功能最簡(jiǎn)單的時(shí)序邏輯電路，是時(shí)序邏輯存儲(chǔ)記憶的基礎(chǔ)。 （ ）7、數(shù)碼寄存器存放的數(shù)碼可以并行輸入也可以串行輸入。 （ ）8、顯示器屬于時(shí)序邏輯電路類型。 （ ）9、計(jì)數(shù)器、寄存器和加法器都屬于時(shí)序邏輯電路。 （ ）10、時(shí)序邏輯電路具有記憶功能。 （ ）11、用4個(gè)觸發(fā)器可構(gòu)成4位二進(jìn)制計(jì)數(shù)器。 （ ）12、同步時(shí)序電路由組合電路和觸發(fā)器兩部分組成。 （ ）13、組合電路不含有記憶功能的器件。 （ ）14、時(shí)序電路不含有記憶功能的器件。 （ ）15、同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。 （ ）16、異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。 （ ）17、時(shí)序邏輯電路與組合邏輯電路的最大區(qū)別在于，它具有存儲(chǔ)和記憶功能。 （ ） 三、選擇題1下列邏輯電路中為時(shí)序邏輯電路的是 。 A.變量譯碼器 B.加法器 C.數(shù)碼寄存器 D.數(shù)據(jù)選擇器2同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者 。A.沒(méi)有觸發(fā)器 B.沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C.沒(méi)有穩(wěn)定狀態(tài) D.輸出只與內(nèi)部狀態(tài)有關(guān)3若要設(shè)計(jì)一個(gè)脈沖序列為的序列脈沖發(fā)生器，應(yīng)選用 個(gè)觸發(fā)器。A.2 B.3 C.4 D.104、對(duì)于T觸發(fā)器，若原態(tài)Qn=0，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=（）。A.0B.1C.QD.5、對(duì)于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=（）。A.0B.1C.QD.6、對(duì)于JK觸發(fā)器，若J=K，則可完成（）觸發(fā)器的邏輯功能。A.RSB.DC.TD.T7、下列觸發(fā)器中，克服了空翻現(xiàn)象的有（）。A.邊沿D觸發(fā)器B.基本RS觸發(fā)器C.同步RS觸發(fā)器D.主從JK觸發(fā)器8、同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的優(yōu)點(diǎn)是（）。A.工作速度高B.觸發(fā)器利用率高C.電路簡(jiǎn)單D.不受時(shí)鐘CP控制。9、N個(gè)觸發(fā)器可以構(gòu)成最大模值為（）的計(jì)數(shù)器。A.NB.2NC.N2D.2N10、一位8421BCD碼計(jì)數(shù)器至少需要（）個(gè)觸發(fā)器。A.3B.4C.5D.1011、采用串行輸入/串行輸出的8位移位寄存器，時(shí)需經(jīng)（）個(gè)脈沖后，8位數(shù)碼才能全部移出寄存器中。A.7B.8C.15D.16四、分析題1：觸發(fā)器和門電路的區(qū)別。2、時(shí)序邏輯電路的組成和邏輯功能。3、分析圖P7-1所示時(shí)序電路的邏輯功能，設(shè)初始狀態(tài)為Q = 0，4、分析如圖P7-3時(shí)序邏輯電路的功能，設(shè)觸發(fā)器初始狀態(tài)為0，試寫出：畫出狀態(tài)轉(zhuǎn)換圖時(shí)序圖和波形圖圖P7-33題參考答案解：（1）D觸發(fā)器的特性方程：將各觸發(fā)器的驅(qū)動(dòng)方程代入，即得電路的狀態(tài)方程： （2）計(jì)算、列狀態(tài)表：（3）畫狀態(tài)圖、時(shí)序圖： （4）電路功能：由狀態(tài)圖可以看