FPGA課程設(shè)計(jì)——要求_題目_安排.doc

此文檔收集于網(wǎng)絡(luò)，如有侵權(quán)，請(qǐng)聯(lián)系網(wǎng)站刪除FPGA課程設(shè)計(jì)要求1、 FPAG課設(shè)所選題目要求采用自頂向下的全正向設(shè)計(jì)方法，并選用Verilog_HDL語(yǔ)言為設(shè)計(jì)輸入工具。2、 要求電路的功能仿真和FPGA后仿真驗(yàn)證全部正確通過(guò)，且功能仿真和后仿真建議采用第三方驗(yàn)證工具（Modelsim），綜合與布局布線工具為：Quartus II。3、 課程設(shè)計(jì)的具體評(píng)定標(biāo)準(zhǔn)：（1） 完成功能和引腳定義，提交技術(shù)規(guī)范； （10分）（2） 完成總體方案及詳細(xì)方案設(shè)計(jì)，提交設(shè)計(jì)方案； （10分）（3） 完成驗(yàn)證方案設(shè)計(jì)，提交功能驗(yàn)證方案； （10分）（4） 完成電路設(shè)計(jì)和功能仿真，提交電路設(shè)計(jì)源代碼，功能仿真激勵(lì)源代碼及功能仿真結(jié)果報(bào)告； （15分）（5） 完成設(shè)計(jì)電路的FPGA綜合及布局布線，提交綜合及布局布線報(bào)告和引腳分布報(bào)告；（10分）（6） 采用第三方工具完成后仿真，提交后仿真結(jié)果報(bào)告；（10分）（7） 基于FPGA開(kāi)發(fā)板完成設(shè)計(jì)電路的功能測(cè)試驗(yàn)證，提交硬件測(cè)試結(jié)果報(bào)告；（30分）（8） 積極與教師和同學(xué)進(jìn)行技術(shù)交流溝通，撰寫(xiě)課設(shè)的心得體會(huì)；（5分）4、 題目要求獨(dú)立完成，設(shè)計(jì)和報(bào)告如有雷同，將一個(gè)成績(jī)平均分配雷同的同學(xué)。說(shuō)明1：課程設(shè)計(jì)時(shí)間段內(nèi)任意時(shí)間點(diǎn)名未到（吃飯時(shí)間12:00 12:40除外）、遲到扣3分/次，玩游戲扣20分/次。說(shuō)明2：遲到、點(diǎn)名未到 6次及6次以上者課程設(shè)計(jì)成績(jī)直接記：不及格。FPGA課程設(shè)計(jì)題目序號(hào)題目說(shuō)明1簡(jiǎn)易數(shù)據(jù)流檢測(cè)器設(shè)計(jì)及FPGA功能驗(yàn)證設(shè)計(jì)一個(gè)有限狀態(tài)機(jī)檢測(cè)5位二進(jìn)制序列“10010”，要求數(shù)據(jù)采用串行輸入，檢測(cè)結(jié)果用一個(gè)高脈沖來(lái)指示。 用FPGA開(kāi)發(fā)板上的按鍵作為數(shù)據(jù)流輸入，led或數(shù)碼管作為輸出指示。2可逆加減計(jì)數(shù)器及FPGA功能驗(yàn)證可預(yù)置16位可逆加減計(jì)數(shù)器。要求計(jì)數(shù)器有16位計(jì)數(shù)輸出同時(shí)有進(jìn)位和借位輸出，預(yù)置輸入采用同步方式。用FPGA開(kāi)發(fā)板上的按鍵作為加減計(jì)數(shù)控制輸入，數(shù)碼管（或led）作為計(jì)數(shù)值輸出。3采用RAM實(shí)現(xiàn)計(jì)數(shù)器及FPGA功能驗(yàn)證用一個(gè)108的雙口RAM完成10個(gè)8位計(jì)數(shù)器，計(jì)數(shù)器的初值分別為110，時(shí)鐘頻率為1MHz，計(jì)數(shù)器計(jì)數(shù)頻率為1Hz。用FPGA開(kāi)發(fā)板上的按鍵作為計(jì)數(shù)器計(jì)數(shù)值的輸出選擇控制，數(shù)碼管（或led）作為選擇計(jì)數(shù)器的計(jì)數(shù)值輸出。4電子表微控器設(shè)計(jì)及FPGA功能驗(yàn)證設(shè)計(jì)一個(gè)簡(jiǎn)單的電子表微控器。用FPGA開(kāi)發(fā)板的按鍵作為電子表的時(shí)間初值設(shè)置控制信號(hào)，數(shù)碼管當(dāng)前時(shí)間值輸出。用按鍵選擇分別輸出：分、秒、1/10秒。5出租車簡(jiǎn)易計(jì)價(jià)器設(shè)計(jì)及FPGA功能驗(yàn)證設(shè)計(jì)一個(gè)簡(jiǎn)單的出租車計(jì)價(jià)器。用FPGA開(kāi)發(fā)板的按鍵作為計(jì)價(jià)器設(shè)置信號(hào)，數(shù)碼管當(dāng)前計(jì)費(fèi)值等狀態(tài)輸出。6交叉路口交通信號(hào)燈微控器設(shè)計(jì)及FPGA功能驗(yàn)證設(shè)計(jì)一個(gè)交通燈微控器。用FPGA開(kāi)發(fā)板的按鍵作為手動(dòng)設(shè)置開(kāi)關(guān)，數(shù)碼管作為當(dāng)前計(jì)時(shí)值，led作為狀態(tài)轉(zhuǎn)換指示燈。7單電梯微控器設(shè)計(jì)及FPGA功能驗(yàn)證設(shè)計(jì)一個(gè)單電梯微控器。用FPGA開(kāi)發(fā)板的按鍵作為手動(dòng)上下設(shè)置開(kāi)關(guān)，led指示當(dāng)前所在樓層，數(shù)碼管顯示當(dāng)前電梯工作狀態(tài)（上/下/停）。 8簡(jiǎn)易電子琴設(shè)計(jì)及FPGA功能驗(yàn)證設(shè)計(jì)一個(gè)簡(jiǎn)單的電子琴。內(nèi)置24首簡(jiǎn)單音調(diào)曲。用FPGA開(kāi)發(fā)板的按鍵可選擇演奏內(nèi)置曲調(diào)，用數(shù)碼管顯示當(dāng)前演奏的哪個(gè)演奏或停止。9銀行前臺(tái)的輸入密碼識(shí)別控制器設(shè)計(jì)及FPGA功能驗(yàn)證設(shè)計(jì)一個(gè)簡(jiǎn)單銀行前臺(tái)的輸入密碼識(shí)別控制器。用FPGA開(kāi)發(fā)板的按鍵作為輸入數(shù)字鍵，用數(shù)碼管顯示當(dāng)前輸入密碼狀態(tài)（包括：是否有效用戶，密碼是否正確等）。10電風(fēng)扇的自動(dòng)定時(shí)開(kāi)關(guān)控制器設(shè)計(jì)及FPGA功能驗(yàn)證設(shè)計(jì)一個(gè)簡(jiǎn)單的電風(fēng)扇自動(dòng)定時(shí)控制器。用FPGA開(kāi)發(fā)板的按鍵作為輸入控制鍵，用數(shù)碼管顯示當(dāng)前電風(fēng)扇自動(dòng)定時(shí)狀態(tài)（包括：自動(dòng)開(kāi)/關(guān)，工作定時(shí)等）。教學(xué)組織形式及任務(wù)工作時(shí)間安排時(shí)間安排教學(xué)內(nèi)容組織形式地點(diǎn)或條件第一周周一 講解PFGA課程設(shè)計(jì)內(nèi)容和要求； 講解PFGA課程設(shè)計(jì)的題目； 溝通交流，學(xué)生選擇課設(shè)題目；教師集中講解電科實(shí)驗(yàn)室周二制訂技術(shù)規(guī)范學(xué)生與教師溝通和交流下，獨(dú)立完成同上周三制訂技術(shù)規(guī)范制訂總體設(shè)計(jì)方案同上同上周四制訂詳細(xì)設(shè)計(jì)方案模塊、電路設(shè)計(jì)同上同上周五模塊、電路設(shè)計(jì)制訂功能驗(yàn)證方案獨(dú)立完成同上第二周周一制訂功能驗(yàn)證方案仿