原創(chuàng)GPON用戶終端系統設計.docx

原創(chuàng)GPON用戶終端系統設計摘要:論文主要針對GPON用戶終端進行設計。在對用戶終端模型分析的基礎上，采用分層設計的思想，提出了以FPGA為GTC層處理核心，以嵌入式微處理器作為管理層核心的ONU硬件解決方案。通過對市場現有產品分析，選用合適的光電轉換模塊、以太網芯片以及FPGA和ARM的外圍接口電路。通過研究芯片資料結合設計方案，在Cadence OrCAD環(huán)境下對各功能模塊進行原理圖設計，最后完成整體方案的電路設計。 中國論文網 關鍵詞:GPON;ONU;終端系統計;電路設計 中圖分類號:TN929.1 文獻標識碼:A文章編號:1007-9599(2011)24-0000-01 GPON User Terminal System Design You Yuan (Shanghai Pengpu Machinery Co., Ltd.,Shanghai200072,China) Abstract:This paper is mainly designed for GPON user terminal.In the analysis of the user terminal model based on the idea of the hierarchical design,GTC layer of FPGA processing core embedded microprocessor as the management core of the ONU hardware solutions.Through analysis of existing products in the market,the appropriate choice of the photoelectric conversion module, Ethernet chips and FPGA and ARM peripheral interface circuit.Research chip data and design, schematic design,the various functional modules in Cadence OrCAD environment and the finalization of the circuit design of the overall program. Keywords:GPON;ONU;Terminal system;Circuit design GPON是一種采用點到多點拓撲結構的無源光接入技術，所謂“無源”，是指ODN中不含有任何有源電子器件及電子電源，全部由光纖和光分/合路器(Splitter)等無源光器件組成，沒有昂貴的有源電子設備。GPON由局側的OLT(Optical Line Terminal，光線路終端)、用戶側的ONU(Optical Network Unit，光網絡單元)以及ODN(OpticalDistributiNetwork，光分配網絡)組成。 OLT放置于業(yè)務接入中心節(jié)點，為接入網提供網絡側與城域網之間的接口;ONU放置于小區(qū)或樓內機房，為接入網提供用戶側的接口，提供語音、數據、視頻等多業(yè)務流的接入;WDM為波分復用設備，可實現ONU，OLT上下行數據以及第三波長設備(NE)數據的雙向傳輸;光分路器支持1:16/32/64的分光比。 一、整體設計方案 (一)ONU典型功能模型 光網絡終端是面向用戶端的寬帶接入網終端設備，GPON 標準明確規(guī)定GPON需要支持的業(yè)務類型包括數據業(yè)務(Ethernet業(yè)務，包括IP業(yè)務和MPEG 視頻流)、STN業(yè)務(POTS，ISDN業(yè)務)、專用線(T1，E1，DS3，E3和ATM業(yè)務)和視頻業(yè)務(數字視頻)，可以滿足多用戶VoIP、采用MPEG-2或MPEG-4規(guī)格的多視頻流(如IPTV)和標準分辨率電視(SDTV)或高清晰度電視(HDTV)和多用戶高速互聯網接入等“三網合一”的需求。GPON中的多業(yè)務映射到ATM信元或GEM幀中進行傳送，對各種業(yè)務類型都能提供相應的QoS保證。 (二)GPON ONU設計方案 ONU完成與OLT和最終用戶的互聯，實現動態(tài)的MAC協議，與ONU協同完成注冊、測距、OAM等功能，為接入網提供用戶側的接口，提供語音、數據、視頻等多業(yè)務流的接入。 1.GPON的物理媒介層對應于OLT和ONU之間的光傳輸接口，其具體參數值規(guī)定了在各種速率等級下OLT和ONU光接口的物理特性，決定了GPON系統的最大傳輸距離和最大分路比等物理特性。目前主流廠家的GPON產品均支持2488.32Mbit/s/1244.16Mbit/s，并且在20km傳輸距離下支持1:64分路比。物理媒質相關(PMD)層提供了最底層的物理鏈路，主要實現光信號接收與發(fā)送、波分復用與解復用、光電信號的相互轉換、電信號比特流以及比特時鐘恢復與數據流的串并/并串轉換等功能。 GPON下行方向的工作波長范圍為1480,1500nm，上行方向的工作波長范圍是1260,1360nm，在電路設計上，選用支持此兩種波長的單纖雙向光模塊。如果用戶數據中包含傳輸模擬用于IPTV的CATV信號，因CATV信號在1550nm波段傳輸，需要選用支持以上三種波段的單纖三向光模塊。光模塊下行數據速率為2488.32Mbit，上行數據速率為1244.16Mbit/s，高速率給信號處理帶來困難，可選用SERDES芯片進行串并轉換(下行)和并串轉換(上行)，以進行數字信號的處理。 2.GTC層(也稱為TC層)是GPON的核心層，主要完成上行業(yè)務流的媒質接入控制和ONU注冊這兩個關鍵功能。GTC層包括兩個子層:GTC成幀子層和TC適配子層。GTC層完成各種業(yè)務的適配、組幀解幀、動態(tài)帶寬分配(DBA)與業(yè)務QoS管理等工作。GPON的技術特征主要體現在傳輸匯聚層。 二、物理媒介層設計 (一)光模塊電路 如同電子器件那樣，光電子器件也正在走向集成化。目前已有很多公司如BroadLight、富士通、Maxim、易飛揚(Gigalight)等提供成熟的GPON ONU光收發(fā)器產品。近來，由于光電子器件的進步，光收發(fā)模塊和光纖的價格大大降低。本設計選擇Delta公司型號為OPGP-34-A4B3RD的光模塊。該產品符合1類激光產品的國際安全標準IEC 60825，發(fā)送端由一個1310nm的非制冷DFB激光器，接收端由1490nm的APD光電二極管和前置放大器組成。光模塊內部集成WDM耦合器，采用1310nm突發(fā)式發(fā)射器和1490nm連續(xù)模式接收器構成。光模塊采用210 SFF封裝，尾纖采用SC/APC連接器31。 (二)SERDES轉換模塊 SERDES/CDR芯片在PON的實現上起了非常重要的作用，此類芯片是實現快速再鎖定功能的關鍵。典型情況下，GPON需求低于30位時(bits time)的再鎖定時間。 在早期，GPON系統構建人員需要分離的實現SERDES及CDR功能，并使用多個元件，諸如CDR芯片、時鐘相位調整單元、多路復用器、解多路復用器以及移位寄存器。此類分離的實現非常昂貴且需要很大的功率。某些情況下，此類離散的實現降低了基于PON實現的總體成本效益。 近期的硅芯片開發(fā)商針對GPON系統引入了集成的SERDES解決方案。針對GPON應用的器件提供了低成本、低功耗的集成SERDES解決方案，可支持PON所需的快速再鎖定功能。例如，通過集成多路復用器、解多路復用器以及CDR，可實現約800mw的功耗。相比較而言，離散的解決方案需要2-3W的功耗才可實現同等的功能。 三、傳輸匯聚層設計 (一)Arria GX FPGA芯片 Altera 公司是全球最大可編程邏輯器件供應商之一，提供FPGA解決方案，其新一代FPGA/PLD 開發(fā)軟件平臺Quartus ii，適合新器件和大規(guī)模FPGA 的開發(fā)。Arria GX是Altera 最新一代SRAM工藝大規(guī)模FPGA，集成硬件乘加器，芯片內部結構和Altera以前的產品相比有很大變化，是Altera 系列FPGA 的主流產品。Arria GX系列FPGA可提供豐富的資源。 Arria GX的主要特征包括: 1.收發(fā)器模塊特征 (1)帶時鐘數據恢復(CDR)的高速串行收發(fā)器通道支持高達3.125Gbps的數據流。 (2)器件包含4，8或12個高速全雙工串行收發(fā)器通道。 (3)支持以下基于CDR的總線標準PCI-Express、千兆以太網、SDI、XAUI以及在收發(fā)器基本模式下基于Altera公司專用IP的串行Rapid IO等。 (4)獨立的發(fā)送和接收通道關斷功能降低非運行期間的功耗。 (5)發(fā)送緩沖器支持1.2V和1.5V偽電流模式邏輯(PCML)。 接收器信號丟失指示。 (6)熱插拔器件的支持以及無外部器件使用時的功率序列的支持。 (7)專用電路兼容PIPE，XAUI，千兆以太網，SDI，串行Rapid IO。 (8)8B/10B編解碼器完成8位到10位編碼和10位到8位的解碼。相位補償FIFO緩沖區(qū)執(zhí)行收發(fā)模塊和邏輯陣列之間時鐘域之間的轉換。 (9)兼容XAUI的通道對準。 2.主要設備特征 (1)存儲器模塊由三塊不同大小的RAM組成，實現真正的性能高達380MHz的雙端口存儲器和先入先出(FIFO)緩沖器。 (2)每個器件多達16個全局時鐘網絡和32個區(qū)域時鐘網絡。 (3)高速DSP模塊提供了專用乘法器，乘法累加器，有限脈沖響應(FIR)濾波器等。 (4)每個器件四個增強鎖相環(huán)(PLL)提供離散譜、可編程帶寬、時鐘開關和高級乘法器以及相移。 (5)支持眾多的單端和差分I/O標準。 (6)支持多達47個通道的高速源同步差分I/O。 (7)支持包括DDR，DDR2 SDRAM和SDR SDRAM等高速外部存貯器。 (8)支持多種來自Altera知識產權宏功能以及Altera合作伙伴的IP。 (9)支持遠程配置更新。 綜合各種因素考慮，設計選用芯片型號為EP1AGX60DF780。FPGA芯片與各個外部模塊的接口。其包含了FPGA與光模塊和嵌入式微處理器(LPC2350)的接口以及FPGA的配置電路接口、存儲器接口和時鐘接口等外圍接口電路;網絡接口連接以太網芯片，用于業(yè)務輸出。 (二)FPGA芯片配置 Arria GX器件的配置采用復雜可編程邏輯器件CPLD MAX II和16bit頁模式flash存儲器實現，MAX II作為配置控制器，配置模式為快速被動并行(FPP)和JTAG。512M比特flash存儲器可存貯8個設計方案。CONFIG_MODE為配置模式選擇信號，此模式CONFIG_MODE值為“00”，MSEL信號用于CPLD對FPGA設置配置模式，方案中此信號下拉接地，配置模式為FPP (Fast passive parallel)，各模式CONFIG_MODE和MSEL信號的設置對應如表3-2。CONFIGn，STATUSn和CONFIG_DONE為配置控制信號，FPGA_CONFIG_DCLK為配置參考時鐘，FPGA_CONFIG_D7.0為配置數據。RUnLU信號為遠程模式和本地升級模式的選擇信號，PGM信號為遠程配置模式或本地升級配置模式的頁選信號，不使用此兩種模式時這兩個信號為通用IO。 (三)FPGA片外存儲器 FPGA片外接DDR2 SDRAM用于下行數據的緩沖以及上行組幀數據的臨時存儲等。系統采用數據寬度為16bit的DDR2存儲器組成寬度為32bit的數據總線。芯片采用Micro公司生產的MT47H32M16CC芯片37，該芯片與很多廠商生產的不同容量的DDR2芯片都能實現管腳間的完全兼容。DDR2存儲器在時鐘的上升沿和下降沿都會傳輸數據，每個時鐘周期傳輸2個數據字。同時DDR2采用4n prefetch(4n預取)技術，也就是當DDR2在收到DDR2讀操作命令時，會在內部一次取出4個32bit數。這4個32bit數分2個時鐘發(fā)送出去。寫操作過程正好相反。DDR2外部傳輸DQS和DQS#雙向差分數據閘門信號。讀操作時這對信號由DDR2發(fā)出CPU接收，且CPU在信號的邊沿讀回數據;寫操作時這對信號由CPU發(fā)出DDR2接收，且DDR2存儲器在信號的中間時刻接收數據。MT47H32M16BT數據寬度為16bit，所以對于高字節(jié)和底字節(jié)分別由UDQS、UDQS#和LDQS、LDQS#控制。MT47H32M16的時鐘信號CK和CK#也為一對差分信號，系統將CK信號上升沿與CK#信號的下降沿的交叉點作為系統時鐘的正沿(上升沿)，在系統時鐘的正沿鎖存命令(包括數據和信號)。CLK信號用于時鐘使能，CS為片選信號;CAS、RAS、WE是讀寫