華中科技大學計算機學院數字電路與邏輯設計試卷A (閉卷)

A班級學號姓名成績一．單項選擇題（每題1分，共10分）1．表示任意兩位無符號十進制數需要（）二進制數。A．6B．7C．8D．92．余3碼10001000對應的2421碼為（A．01010101B.10000101C.101110113．補碼1．1000的真值是（A．+1.0111B.-1.01114．標準或-與式是由（）構成的邏輯表達式。D.11101011C.-0.1001D.-0.1000D.或項相與A．與項相或B.最小項相或ACCDEC.最大項相與5.根據反演規(guī)則，FE的反函數為（A.F[ACC(DE)]EB.FACC(DE)EC.F(ACCDE)ED.FCC(DE)E6．下列四種類型的邏輯門中，可以用（）實現三種基本運算。A.與門C.非門7．將D觸發(fā)器改造成T觸發(fā)器，圖1所示電路中的虛線框內應是（B.或門D.與非門圖1A.或非門B.與非門C.異或門D.同或門8．實現兩個四位二進制數相乘的組合電路，應有（）個輸出函數。A．8B.9C.10D.119．要使JK觸發(fā)器在時鐘作用下的次態(tài)與現態(tài)相反，JK端取值應為（A．JK=00B.JK=01C.JK=10D.JK=1110）個異或門。A．2B.3C.4D.5,,并在劃線處改正。每題2分，共10分）1．原碼和補碼均可實現將減法運算轉化為加法運算。（）2．邏輯函數F(A,B,C)M(1,3,4,6,7),則F(A,B,C)m(0,2,5)。（）3）4．并行加法器采用先行進位（并行進位）的目的是簡化電路結構。（）5.圖2所示是一個具有兩條反饋回路的電平異步時序邏輯電路。()圖2三．多項選擇題(從各題的四個備選答案中選出兩個或兩個以上正確答案，并將其代號填寫在題后的括號內，每題2分，共10分)1．小數“0”的反碼形式有（A．0．0……0；C．0．1……1；B．1．0……0；D．1．1……12．邏輯函數F=A⊕B和G=A⊙B滿足關系（D.則F和G相“與”的結果FGFG1A.FG3．若邏輯函數F(A,C)FGB.C.G(A,C)是（mmA．B．1C．D．ABAB234x和yzzA．x和y同為高電平；B．x為高電平，y為低電平；C．x為低電平，y為高電平；D．x和y同為低電平.5．組合邏輯電路的輸出與輸入的關系可用（）描述。B.流程表D.狀態(tài)圖A．真值表C．邏輯表達式四．函數化簡題（10分）1．用代數法求函數F(A,B,C)ABACBCAB的最簡“與-4分）2．用卡諾圖化簡邏輯函數F(A，B，C，D)＝∑m(2，3，9，11，12)+∑d(5，6，7，8，10，13)求出最簡“與-或”表達式和最簡“或-6分）3圖315分）圖3要求：1．填寫表1所示真值表；表1ABCD00000001001000110100010101100111WXYZABCD100010011010101111001101111011112．利用圖4所示卡諾圖，求出輸出函數最簡與-或表達式；圖43．畫出用PLA實現給定功能的陣列邏輯圖。4．若采用PROM實現給定功能,要求PROM的容量為多大？六、分析與設計（15分）某同步時序邏輯電路如圖5所示。圖5(1)寫出該電路激勵函數和輸出函數；(2)填寫表2所示次態(tài)真值表；表2輸出Z輸入現態(tài)激勵函數XQQJKJK(3)填寫表3所示電路狀態(tài)表；表3輸出X=0X=100011011（4）設各觸發(fā)器的初態(tài)均為0，試畫出圖6中Q、Q和Z的輸出波形。12圖6（5）改用T觸發(fā)器作為存儲元件，填寫圖7中激勵函數T、T卡諾圖，求出最21簡表達式。圖7七．分析與設計（15分）某電平異步時序邏輯電路的結構框圖如圖8所示。圖中：Yxyxyxxy11222221Yxyyxxxxy211121212Zxxy212要求：圖81．根據給出的激勵函數和輸出函數表達式，填寫表4所示流程表；表4YY/Z21xx=102211000111102.判斷以下結論是否正確，并說明理由。①該電路中存在非臨界競爭；②該電路中存在臨界競爭；3．將所得流程表4中的00和01互換，填寫出新的流程表5，試問新流程表對應的電路是否存在非臨界競爭或臨界競爭？表5YY/Z21xx=102100011110八．分析與設計（15分）某組合邏輯電路的芯片引腳圖如圖9所示。圖91．分析圖9所示電路，寫出輸出函數F、F的邏輯表達式，并說