數(shù)字集成電路基本單元與版圖課件

7.1TTL基本電路

圖7.1TTL反相器的基本電路

圖7.3具有多發(fā)射極晶體管的3輸入端與非門電路：（a）電路圖，（b）符號圖7.4TTL或非門(a)電路圖(b)符號

7.2CMOS反相器[1].電路圖標(biāo)準(zhǔn)的CMOS反相器電路如圖所示。注意1：NMOS和PMOS的襯底是分開的，NMOS的襯底接最低電位地，PMOS的襯底接最高電位Vdd。另外一種符號表示注意2：NMOS的源極接地，漏極接高電位；PMOS的源極接Vdd，漏極接低電位。注意3：輸入信號Vi對兩管來說，都是加在g和s之間，但是由于NMOS的s接地，PMOS的s接Vdd，所以Vi對兩管來說參考電位是不同的。[2].轉(zhuǎn)移特性

在分析CMOS反相器的特性時，注意如下事實：在電路中，PMOS和NMOS地位對等，功能互補(bǔ)它們都是驅(qū)動管，都是有源開關(guān)，部分的互為負(fù)載：它們都是增強(qiáng)型MOSFET對于NMOS有對于PMOS有對輸入和輸出信號而言，PMOS和NMOS是并聯(lián)的Vi<Vtn截止Vi>Vtn導(dǎo)通Vi>Vdd-|Vtp|截止Vi<Vdd-|Vtp|導(dǎo)通[2].轉(zhuǎn)移特性（續(xù)）在直流電路上，PMOS和NMOS串聯(lián)連接在Vdd和地之間，因而有Idsn從NMOS的d流向s，是正值,Idsp從PMOS的d流向s，是負(fù)值。Vdsn-Vdsp=Vdd[2].轉(zhuǎn)移特性（續(xù)）

把PMOS視為NMOS的負(fù)載，可以像作負(fù)載線一樣，把PMOS的特性作在NMOS的特性曲線上。如圖所示轉(zhuǎn)移特性（續(xù)）整個工作區(qū)可以分為五個區(qū)域來討論：1.A區(qū)：0ViVtnNMOS截止Idsn=0PMOS導(dǎo)通Vdsn=VddVdsp=0

等效電路如右圖所示。轉(zhuǎn)移特性（續(xù)）2.B區(qū)：Vtn

Vi?VddNMOS導(dǎo)通，處于飽和區(qū)，等效于一個電流源：

稱之為NMOS平方率跨導(dǎo)因子。

PMOS等效于非線性電阻：

稱之為PMOS平方率跨導(dǎo)因子。在Idsn的驅(qū)動下，Vdsn自Vdd下降,|Vdsp|自0V開始上升。等效電路如圖所示。轉(zhuǎn)移特性（續(xù)）3.C區(qū)：Vi?VddNMOS導(dǎo)通，處于飽和區(qū)，PMOS也導(dǎo)通，處于飽和區(qū)，均等效于一個電流源，等效電路如右圖所示。此時有，轉(zhuǎn)移特性（續(xù)）兩個電流必須相等，即Idsn=

Isdp，所以

如果n=p，且有Vtn=-Vtp，則有

Vi=Vdd/2但是，n

(2-3)p，所以應(yīng)有Wp/Lp2.5Wn/Ln由n=p，Vtn=-Vtp和Vi=Vdd/2，應(yīng)有VO=Vdd/2轉(zhuǎn)移特性（續(xù)）比(n/p)對轉(zhuǎn)移特性的影響，如下圖所示。轉(zhuǎn)移特性（續(xù)）4.D區(qū)：Vdd/2ViVdd/2

+Vtp與B區(qū)情況相反：PMOS導(dǎo)通，處于飽和區(qū)，等效一個電流源：NMOS強(qiáng)導(dǎo)通，等效于非線性電阻：

等效電路如圖所示。轉(zhuǎn)移特性（續(xù)）5.E區(qū)：Vi

Vdd

+VtpPMOS截止，

NMOS導(dǎo)通。Vdsn=0|Vdsp|=VddIdsp=0

等效電路如圖所示。

轉(zhuǎn)移特性（續(xù)）綜合上述討論，CMOS反相器的轉(zhuǎn)移特性和穩(wěn)態(tài)支路電流如圖所示。

轉(zhuǎn)移特性（續(xù)）PMOS和NMOS在5個區(qū)域中的定性導(dǎo)電特性。

轉(zhuǎn)移特性（續(xù)）對于數(shù)字信號，CMOS反相器靜態(tài)時，或工作在A區(qū)，或工作在E區(qū)。此時有：Vi=0 (I=0) Vo=Vdd (O=1)Vi=Vdd (I=1) Vo=0 (O=0)從一種狀態(tài)轉(zhuǎn)換到另一種狀態(tài)時，有：

(I=0)(I=1) (I=1)(I=0)Is-s0Ptr0

Is-s=0Pdc=0轉(zhuǎn)移特性（續(xù)）對于模擬信號，CMOS反相器必須工作在B區(qū)和D區(qū)之間，反相器支路始終有電流流通，所以

Is-s>0，

Pdc>0

。[3].CMOS反相器的瞬態(tài)特性研究瞬態(tài)特性與研究靜態(tài)特性不同的地方在于必須考慮負(fù)載電容（下一級門的輸入電容）的影響。脈沖電路上升，下降和延遲時間的定義，即如圖所示。tr：(Vo=10%VomaxVo=90%Vomax)tf：(Vo=90%VomaxVo=10%Vomax)td：(Vi=50%VimaxVo=50%Vomax)i)Vi從1到0,CL充電。在此過程中，NMOS和PMOS源、漏極間電壓的變化過程為：Vdsn：0Vdd|Vdsp|：Vdd0，即123原點CMOS反相器的瞬態(tài)特性考慮到上拉管導(dǎo)通時先為飽和狀態(tài)而后為非飽和狀態(tài)，故輸出脈沖上升時間可分為兩段來計算。CMOS反相器的瞬態(tài)特性﹤a、飽和狀態(tài)時

假定VC(0)=0,恒流充電時間段有

積分得，

CMOS反相器的瞬態(tài)特性b、非飽和狀態(tài)時線性充電時間段有，

積分得，

經(jīng)變量代換，部分分式展開，可得，

總的充電時間為，

tr=tr1+tr2

如果Vtp=-0.2Vdd，則

CMOS反相器的瞬態(tài)特性ii)Vi從0到1,CL放電

NMOS的導(dǎo)通電流開始為飽和狀態(tài)而后轉(zhuǎn)為非飽和狀態(tài)，故與上面類似，輸出脈沖的下降時間也可分為兩段來計算。如圖所示。CMOS反相器的瞬態(tài)特性a、飽和狀態(tài)

假定VC(0)=Vdd，恒流放電時間段有，

積分得，

CMOS反相器的瞬態(tài)特性b、非飽和狀態(tài)線性放電時間段有，

CMOS反相器的瞬態(tài)特性總的放電時間為

tf

=tf1+tf2

如果Vtn=0.2Vdd，則

如果Vtn=|Vtp|，bn=bp，則

tr=tfCMOS的輸出波形將是對稱的。CMOS反相器的瞬態(tài)特性反相器電路圖到符號電路版圖的轉(zhuǎn)換

（a）電路圖，（b）漏極連線，（c）電源與地線連線，（d）柵極與輸入輸出連線圖7.20各種形式的反相器版圖

（a）垂直走向MOS管結(jié)構(gòu)，（b）水平走向MOS管結(jié)構(gòu)，（c）金屬線從管子中間穿過的水平走向MOS管結(jié)構(gòu)，（d）金屬線從管子上下穿過的水平走向MOS管結(jié)構(gòu)（e）有多晶硅線穿過的垂直走向MOS管結(jié)構(gòu)（a）（b）（c）（d）（e）NWELL(N阱)Poly(多晶硅)P+(P擴(kuò)散)N+(N擴(kuò)散)Contact(接觸孔)Metal(金屬)

反相器版圖CMOS層次MASK1#MASK2#MASK3#MASK4#MASK5#MASK6#掩模版層次

并聯(lián)反相器版圖

（a）直接并聯(lián)，（b）共用漏區(qū)，（c）星狀連接

[4]CMOS與非門和或非門

與非門和或非門電路：（a）二輸入與非門，

b）二輸入或非門

（a）二輸入與非門b）二輸入或非門與非門的版圖

（a）按電路圖轉(zhuǎn)換，（b）MOS管水平走向設(shè)計

（a）（b）NWELL(N阱)Poly(多晶硅)P+(P擴(kuò)散)N+(N擴(kuò)散)Contact(接觸孔)Metal(金屬)CMOS層次MASK1#MASK2#MASK3#MASK4#MASK5#MASK6#掩模版層次與非門和或非門的版圖或非門版圖

（a）輸入向右引線，（b）輸入向上引線

（a）（b）多輸入與非門多輸入或非門[5]CMOS復(fù)雜邏輯門1、Z=A（B+C）該類電路的優(yōu)點：在實現(xiàn)同樣邏輯運算的基礎(chǔ)上大大節(jié)約器件的數(shù)量。[6]動態(tài)邏輯門電路（鐘控邏輯門電路）類似于前面看到過的高阻的三態(tài)倒相器.當(dāng)

f1

為高電平時，門工作就象一個倒相器.

OUT=/IN

當(dāng)f1

為低電平時,輸出變成高阻態(tài)，OUT=‘Z’預(yù)充求值邏輯PE(Pre-charge-Evaluate)Logic該電路正常工作時可以分為兩個階段：I）當(dāng)

f1

為低電平時，預(yù)充晶體管導(dǎo)通(ON)，求值晶體管截至(OFF)，對輸出結(jié)點進(jìn)行充電.II）當(dāng)f1

為高電平時，預(yù)充晶體管截至(OFF)，求值晶體管導(dǎo)通(ON)，根據(jù)輸入信號對輸出結(jié)點進(jìn)行求值.[7]CMOS傳輸門和開關(guān)邏輯

工作原理

傳輸門：（a）電路（b）符號;

(c)開關(guān)邏輯與或門（a）（b）（c）工作原理

(續(xù))（a）“異或”和（b）“異或非”門電路

（a）（b）工作原理

(續(xù))不同功能的線或電路：（a）電路圖，（b）邏輯圖

（a）（b）CMOS傳輸門版圖實現(xiàn)

三態(tài)門：（a）常規(guī)邏輯門結(jié)構(gòu)，（b）帶傳輸門結(jié)構(gòu)

三態(tài)門

三態(tài)門版圖

驅(qū)動電路

驅(qū)動電路的結(jié)構(gòu)示意圖

驅(qū)動電路版圖

[1].RS觸發(fā)器TheSet-ResetFlip-FlopBasedonNANDGates7.3CMOS觸發(fā)器設(shè)計TheSet-ResetFlip-FlopBasedonNORGates注意當(dāng)兩個輸入同時為高時，輸出是有病的(invalid)，此時兩個輸出均為低電平.[2].鎖存器(電平敏感)A)

當(dāng)E=‘1’時，T1導(dǎo)通，T2截止Q=DB)

當(dāng)E=‘0’時，T1截止，T2導(dǎo)通Qn+1=QnEDQ該鎖存器的波形圖[3].D觸發(fā)器(邊沿觸發(fā)）一種實現(xiàn)邊沿D觸發(fā)器的方法是用反饋倒相器和傳輸門.邊沿觸發(fā)操作由主-從結(jié)構(gòu)保證.(邊沿觸發(fā)D觸發(fā)器）CLKDQB波形圖CLK：時鐘信號CLR：清零信號SET：置位信號7.4數(shù)字電路標(biāo)準(zhǔn)單元庫設(shè)計

基本原理標(biāo)準(zhǔn)單元設(shè)計流程圖

庫單元設(shè)計

標(biāo)準(zhǔn)單元庫中的單元電路是多樣化的，通常包含上百種單元電路，每種單元的描述內(nèi)容都包括：（1）邏輯功能；（2）電路結(jié)構(gòu)與電學(xué)參數(shù)；（3）版圖與對外連接端口的位置；對于標(biāo)準(zhǔn)單元設(shè)計EDA系統(tǒng)而言，標(biāo)準(zhǔn)單元庫應(yīng)包含以下三個方面的內(nèi)容：（1）邏輯單元符號庫與功能單元庫；（2）拓?fù)鋯卧獛欤唬?）版圖單元庫。庫單元設(shè)計(續(xù))下圖給出了一個簡單反相器的邏輯符號、單元拓?fù)浜蛦卧鎴D（a）邏輯符號 （b）單元拓?fù)?（c）單元版圖

7.4焊盤輸入輸出單元

7.4.1輸入單元輸入單元主要承擔(dān)對內(nèi)部電路的保護(hù)，一般認(rèn)為外部信號的驅(qū)動能力足夠大，輸入單元不必具備再驅(qū)動功能。因此，輸入單元的結(jié)構(gòu)主要是輸入保護(hù)電路。為防止器件被擊穿，必須為這些電荷提供“泄放通路”，這就是輸入保護(hù)電路。輸入保護(hù)分為單二極管、電阻結(jié)構(gòu)和雙二極管、電阻結(jié)構(gòu)。

輸入單元(續(xù))單二極管、電阻保護(hù)電路雙二極管、電阻保護(hù)電路

7.4.2輸出單元

反相輸出I/O

PAD

顧名思義，反相輸出就是內(nèi)部信號經(jīng)反相后輸出。這個反相器除了完成反相的功能外，另一個主要作用是提供一定的驅(qū)動能力。圖9.37是一種p阱硅柵CMOS結(jié)構(gòu)的反相輸出單元，由版圖可見構(gòu)造反相器的NMOS管和PMOS管的尺寸比較大，因此具有較大的驅(qū)動能力。輸出單元(續(xù))p阱硅柵CMOS反相輸出I/O

PAD

輸出單元(續(xù))去鋁后的反相器版圖

輸出單元(續(xù))大尺寸NMOS管版圖結(jié)構(gòu)和剖面輸出單元(續(xù))反相器鏈驅(qū)動結(jié)構(gòu)假設(shè)反相器的輸入電容等于Cg，則當(dāng)它驅(qū)動一個輸入電容為f·Cg的反相器達(dá)到相同的電壓值所需的時間為f·τ。如果負(fù)載電容CL和Cg的CL/Cg=Y時，則直接用內(nèi)部反相器驅(qū)動該負(fù)載電容所產(chǎn)生的總延遲時間為ttol=Y·τ。如果采用反相器鏈的驅(qū)動結(jié)構(gòu)，器件的尺寸逐級放大f倍，則每一級所需的時間都是f·τ，N級反相器需要的總時間是N·f·τ。由于每一級的驅(qū)動能力放大f倍，N級反相器的驅(qū)動能力就放大了fN倍，所以fN＝Y(jié)。對此式兩邊取對數(shù)，得：

N=lnY/lnf反相器鏈的總延遲時間ttol=N*f*τ=(f/lnf)*τ*lnY

輸出單元(續(xù))直接驅(qū)動和反相器鏈驅(qū)動負(fù)載時的延遲時間曲線

輸出單元(續(xù))B.同相輸出I/O

PAD同相輸出實際上就是“反相＋反相”，或采用類似于圖9.40所示的偶數(shù)級的反相器鏈。為什么不直接從內(nèi)部電路直接輸出呢？主要是驅(qū)動能力問題。利用鏈?zhǔn)浇Y(jié)構(gòu)可以大大地減小內(nèi)部負(fù)荷。即內(nèi)部電路驅(qū)動一個較小尺寸的反相器，這個反相器再驅(qū)動大的反相器，在同樣的內(nèi)部電路驅(qū)動能力下才能獲得較大的外部驅(qū)動。輸出單元(續(xù))C.三態(tài)輸出I/O

PAD所謂三態(tài)輸出是指單元除了可以輸出“0”，“1”邏輯外，還可高阻輸出，即單元具有三種輸出狀態(tài)。同樣，三態(tài)輸出的正常邏輯信號也可分為反相輸出和同相輸出。圖9.42是一個同相三態(tài)輸出的電路單元的結(jié)構(gòu)圖。同相三態(tài)輸出單元電路結(jié)構(gòu)

輸出單元(續(xù))同相三態(tài)輸出單元版圖

輸出單元(續(xù))D.漏極開路輸出單元漏極開路結(jié)構(gòu)實現(xiàn)的線邏輯7.4.3輸入輸出雙向三態(tài)單元（I/OPAD）在許多應(yīng)用場合，需要某些數(shù)據(jù)端同時具有輸入、輸出的功能，或者還要求單元具有高阻狀態(tài)。在總線結(jié)構(gòu)的電子系統(tǒng)中使用的集成電路常常要求這種I/O

PAD。輸入、輸出雙向三態(tài)單元電路原理圖

7.5了解CMOS存儲器

半導(dǎo)體存儲器類型一覽

存儲單元的等效電路

(a)DRAM；(b)SRAM；(c)掩膜型(熔絲)ROM；(d)EPROM(EEPROM)；(e)FRAM7.5.1動態(tài)隨機(jī)存儲器（DRAM）

A.DRAM單元的歷史演變過程(a)含兩個存儲節(jié)點的四晶體管DRAM單元；(b)含兩條位線和兩條字線的三晶體管DRAM單元；(c)含兩條位線和一條字線的雙晶體管DRAM單元；(d)含一條位線和一條字線的單晶體管DRAM單元三晶體管DRAM單元的工作原理

上拉和讀寫電路的三晶體管DRAM單元

工作原理(續(xù)）對三晶體管DRAM單元進(jìn)行四個連續(xù)操作：寫入“l(fā)”，讀取“1”，寫入“0”和讀取“0”時的典型電壓波形

在預(yù)充電周期電流通過MPl和MP2開始對列電容C2和C3進(jìn)行充電

工作原理(續(xù)）在