集成電路中esd失效機理分析

1、目 錄摘 要：10 前言11 靜電放電危害及靜電放電模型21.1 靜電產(chǎn)生的物理原理21.2 靜電放電危害21.3 靜電放電模型22 失效模式與失效機理32.1 失效模式32.2 ESD失效機理與失效位置73 ESD 失效的特征83.1人體模型和機器模型ESD失效93.2 帶電器件模型ESD失效104 靜電放電的防護104.1 預防靜電釋放的外部因素114.2預防靜電釋放的內(nèi)部因素125結(jié)論12參考文獻13集成電路中esd失效機理分析摘 要： 靜電放電對微電子器件的危害越來越受到人們的重視。本文簡介了靜電的產(chǎn)生及靜電釋放的危害，介紹了人體模型、機器模型和帶電器件模型等模型。然后通過對靜電放電過

2、程的研究建立放電模型，分析了靜電放電的失效模式和失效機理和其對半導體器件的損壞機理。其中從理論角度突出對ESD失效機理和失效位置的研究；通過借助儀器分析的結(jié)果對ESD失效案例的ESD放電模型做了合理推斷，這種通過失效分析推斷放電路徑的方法對于改善ESD保護電路性能和提高ESD防護等級有著重要參考作用。最后論述ESD失效的預防措施，分別從外部措施和內(nèi)部措施提出預防靜電放電的方法。關(guān)鍵詞： 靜電放電 微電子器件 失效模式 失效機理 失效特征IC Failure Mechanism Of ESDAbstract: Electrostatic discharge (ESD) damage to IC(

3、Integrated Circuit) has been paid more attention than ever. This paper introduces generation of static electricity, three kinds of ESD models and test methods, and ESD protection circuit. ESD failure mode, failure mechanism, experiment plan and results, and failure signature of some ESD models are d

4、iscussed. Then This paper tries to start with the physical theory of electrostatic toexplore the progress of ESD and set up the model of ESD. The paper analysesin details the process of ESD and several ESD models and the mechanism of ESD damage semiconductor devices.Key words: ESD Microelectronic De

5、vices Failure Mode Failure Mechanism 0 前言環(huán)境中存在靜電，這種靜電電壓從幾百伏到幾千伏甚至更高，如果沒有任何靜電保護結(jié)構(gòu)，集成電路在存儲、運輸以及使用工程中很容易被靜電損傷。靜電放電(ESD)是兩個靠近的帶電體之間電荷再次平衡的過程，當帶靜電的人或物體與MOS器件的引腳接觸，并通過器件向地或者其他物體放電時，高電壓及其產(chǎn)生的大電流可能造成器件的損傷。ESD保護結(jié)構(gòu)能將高壓靜電轉(zhuǎn)化成瞬態(tài)低壓大電流，最終將電流泄放，從而達到保護集成電路的目的。ESD保護結(jié)構(gòu)的特征和要求主要有：具有迅速的泄放靜電的能力，在靜電泄放過程中，保護結(jié)構(gòu)本身不會被損傷。 ESD保護電

6、路的作用在于將出現(xiàn)在芯片管腳上的高電荷按照預先設計好的路徑泄放掉，進而防止靜電對內(nèi)部電路的損壞。所以通過對ESD引起失效的器件進行物理失效分析，將有利于改善ESD電路性能和提高ESD防護等級。本文將對靜電產(chǎn)生的危害及相關(guān)靜電模型和ESD失效機理以及失效特征和如何進行預防進行闡述。1 靜電放電危害及靜電放電模型1.1 靜電產(chǎn)生的物理原理靜電是一種電能，它存在于物體表面，是正負電荷在局部失衡時產(chǎn)生的一種現(xiàn)象。靜電現(xiàn)象是指電荷在產(chǎn)生與消失過程中所表現(xiàn)出的現(xiàn)象的總稱，如摩擦起電就是一種靜電現(xiàn)象。靜電產(chǎn)生原因有接觸分離起電、摩擦起電、感應起電和傳導起電等。1.2 靜電放電危害由于物體間的接觸分離(如摩擦

7、、剝離、撕裂和搬運中的碰撞等)或電場感應，都會因物體之間或物體內(nèi)部帶電粒子的擴散、轉(zhuǎn)移或遷移而形成物體表面電荷的積聚，即呈現(xiàn)帶電現(xiàn)象。這種現(xiàn)象的存在，有可能導致物體表面電荷對空氣中帶異性電荷的微粒子塵埃的吸引造成電子敏感元器件絕緣性能的降低、結(jié)構(gòu)腐蝕或破壞。當外界條件適宜時，這種積聚電荷還會產(chǎn)生靜電放電，使元器件局部破損或擊穿，嚴重時，還會引起火災、爆炸等。曾報道某廠在修理程控交換機上的半導體集成電路時因靜電引起爆炸事故的文章1。應當指出，靜電引起電子元器件局部結(jié)構(gòu)破損和性能降低，是對元器件使用壽命的一種潛在威脅，因為它難于檢驗，故造成事故的隨機性更大，并且易于與其他失效原因混淆而被掩蓋。1.

8、3 靜電放電模型靜電放電是一個復雜多變的隨機過程，同時靜電放電有許多不同的放電形式，產(chǎn)生靜電放電的靜電源多種多樣，而且同一靜電源對不同的物體放電時產(chǎn)生的結(jié)果也不一樣，會受氣候、環(huán)境等條件的影響，不利于得到具有重復性的放電結(jié)果，難以有效地對ESD的效應和危害進行止確的評估。但是根據(jù)不同場合靜電放電的主要特點可以建立相應的靜電放電模型，模擬靜電放電的主要特征?；?ESD 產(chǎn)生的原因及其對集成電路放電的不同方式， 通常將靜電放電事件分為以下幾類模型：人體模型(HBM)、機器模型(MM)、帶電器件模型(CDM)、傳輸線脈沖模型(TLPM)等。(1) 人體模型(Human Body Mode-HBM)

9、當帶有靜電的人體或其他物體與IC管腳接觸，儲存于人體之中的電荷將轉(zhuǎn)移到IC上，使其帶電，或通過IC對地放電，這種ESD用人體放電模型來描述。該放電過程會在幾百ns時間內(nèi)產(chǎn)生數(shù)安培的瞬間放電電流，將IC內(nèi)的器件燒毀。人體與被放電體之間的放電有兩種：接觸放電和電弧放電。接觸放電時人體與被放電體之間的電阻值是一個恒定值。電弧放電是在人體與放電體之間有一定的距離時，他們之間空間的電場強度大于其介質(zhì)(如空氣)的介電強度，介質(zhì)電離時產(chǎn)生電弧放電。電弧放電的特點是放電回路在放電初期，由于介質(zhì)電離，放電回路電阻值較小，隨著靜電電荷的減少，靜電電壓減小，介質(zhì)不再電離放電。有關(guān)HBM的ESD已有工業(yè)測試的標準，J

10、EDEC EIAJESD22A114，MILSTD883E等。 (2)機器模型(Machine Model-MM)，在日本和歐洲應用相當廠泛，被稱為“第二種ESD模型”當IC在制造和使用過程中，機器本身累積了靜電，當此機器接觸到IC時，靜電便經(jīng)由管腳放電。這種ESD用機器模型來描述。該模型的測試標準常見的為國際電子行業(yè)標準：EIAJ-IC-121中的方法20。由于大多數(shù)機器都是用金屬制造的，其等效電阻為0，但其等效電容定為20pF。其放電過程短，在幾ns到幾十ns之內(nèi)會有數(shù)安培的瞬間放電電流產(chǎn)生。MM是判斷器件對機器(包括SMT、測試平臺等)觸碰器件的靜電放電的防護能力，所用判斷標準是標準為J

11、ESD22一A1。 (3)帶電器件模型(ChargedDevice Model DM)，在美國應用廣泛，僅次于HBM。該放電模式是指器件因摩擦或其他因素而在器件內(nèi)部累積了靜電，但在靜電累積的過程中器件并未被損傷。當帶有靜電的器件管腳接觸到地面時，器件內(nèi)部的靜電通過管腳對地放電。此種模式放電時間更短，僅約幾ns之內(nèi)，而且放電現(xiàn)象更難以真實地被仿真。CDM是判斷器件本身所帶電對地面接觸時放電的防護能力，所用的判斷標準為JESD22CIOIB.0l。 (4) 傳輸線脈沖模型(TLPM)前述HBM、MM和CDM這三種ESD測試模型都具有相同的缺點，就是采用這些模型的測試方法對器件都具有破壞性。這些測試

12、模型提供的是靜電放電敏感元器件的失效閾值，不提供元器件可能的失效機理方面的信息，而這些信息恰恰對ESD防護電路設計很重要。而TLP技術(shù)能獲得這方面的信息。目前，TLP技術(shù)大量應用于ESD防護設計領(lǐng)域。TLP測試原理是用一段傳輸線來產(chǎn)生易于控制的穩(wěn)定方波，利用此方波對ESD受試設備進行過壓試驗。TLP測試系統(tǒng)有多種。從本質(zhì)上看，TLP測試是無破壞性的準確測試，這是由于TLP測試具有易于控制而且短暫的持續(xù)時間。2 失效模式與失效機理2.1 失效模式 失效問題 工業(yè)調(diào)查表明由ESD造成的IC失效占現(xiàn)場失效器件總數(shù)的50左右，所以近年來對ESD保護問題的研究逐漸被業(yè)界所重視。以一個典型的I/O接口電路

13、為例，（圖1(a)）對輸出管腳施以交流電壓，測量I/V曲線，正常、短路、開路、漏電等情況均如(圖1(b)所示。ESD一般會造成短路和漏電失效模式的產(chǎn)生。I/OPNVssVssVdd (a) 典型I/O接口電阻 開路正常短路（Vdd）正常漏電VI短路（Vss）(b)I-V曲線圖1典型I/O電路及其I-V曲線 突發(fā)性完全失效和潛在性失效1突發(fā)性完全失效 突發(fā)性完全失效是器件的一個或多個電參數(shù)突然劣化，完全失去規(guī)定功能的一種失效。通常表現(xiàn)為開路、短路以及電參數(shù)嚴重漂移。 半導體器件ESD損傷失效現(xiàn)象主要表現(xiàn)為： 介質(zhì)擊穿 鋁互連線損傷與燒熔 硅片局部區(qū)域熔化 PN結(jié)損傷與熱破壞短路 擴散電阻與多晶電

14、阻損傷（包括接觸孔損傷） ESD可觸發(fā)CMOS 集成電路內(nèi)部寄生的可控硅(SCR)“閂鎖”(Latch-up)效應，導致器件被過大電流燒毀。2潛在性失效 如果帶電體的靜電勢或存儲的靜電能量較低，或ESD回路有限流電阻存在，一次 ESD 脈沖不足以引起器件發(fā)生突發(fā)性完全失效。但它會在器件內(nèi)部造成輕微損傷，這種損傷又是積累性的。隨著 ESD脈沖次數(shù)增加，器件的損傷閾值電壓逐漸下降，器件的電參數(shù)逐漸劣化，這類失效稱為潛在性失效。潛在性失效的表現(xiàn)形式往往是器件的使用壽命縮短，或者一個本來不會使器件損傷的小脈沖卻使該器件失效。潛在性失效降低了器件抗靜電的能力，降低了器件的使用可靠性。半導體器件潛在性失效

15、主要表現(xiàn)為：（1）柵氧化層損傷 MOS 柵氧化層受到 ESD 的作用，會產(chǎn)生細微損傷，有時會導致柵極泄漏電流少量增加。這種情況的發(fā)生可能是由于放電時形成絲狀鋁硅合金，該合金尚不能跨接整個柵氧化物，使得受損的氧化層擊穿電壓降低，在使用時就可能由于低能量EOS 或者 ESD 使得已經(jīng)受損的氧化層擊穿，從而使器件失效。柵氧化層的擊穿機理，目前認為可分為兩個階段: 第一階段是建立階段，或稱為磨損階段。在電應力作用下，氧化層內(nèi)部及Si-SiO2界面處發(fā)生缺陷陷阱、電荷的積累，積累的缺陷達到某一程度后，使局部區(qū)域的電場(或缺陷數(shù))達到某一臨界值，轉(zhuǎn)入下一階段； 第二階段是指在熱、電正反饋作用下，迅速使氧化

16、層擊穿的過程。柵氧壽命主要由第一階段中的建立時間所決定。對電應力下氧化層中及界面處產(chǎn)生的缺陷，一般多認為是電荷引起的，對電荷的性質(zhì)，主要有二種理論模型：負電荷積累模型和正電荷積累模型2。 （2）柵氧化物愈合/短路 形成的絲狀鋁硅合金也可能在后續(xù)的靜電放電作用下被燒毀，從而使氧化柵得到“自愈”。但“自愈”的氧化柵會由于不可靠而降級，它會在后續(xù)的工作中遇到過應力或是低能量的ESD脈沖時，容易使缺陷擴大或使氧化柵發(fā)生短路。 （3）保護回路受損 文獻中記載了很多因為靜電放電而使芯片上的保護電路受到破壞的實例。起保護作用的二極管受到破壞，其 I-V 特性曲線變壞，在電流的傳輸過程中產(chǎn)生時間延遲效應，波形

17、的時間延遲會使器件產(chǎn)生細微的損傷。 （4）電荷陷阱 靜電放電產(chǎn)生的高壓瞬時脈沖會破壞器件上的電荷平衡，從而形成電荷陷阱。大量的電荷積聚在器件表面形成反型層，該反型層提供了電流泄漏通路，反型層泄漏是一個與時間和溫度有關(guān)的退化現(xiàn)象，它會導致器件完全失效。 （5） PN結(jié)衰減 通過觀察硅 PN 結(jié)的 I-V 特性曲線就可以發(fā)現(xiàn)它是否已經(jīng)損傷。瞬時的局部加熱或電應力都會使鋁硅合金絲狀化，這些絲狀物構(gòu)成了一個并行分流器，在反偏 I-V特性曲線上形成一個尖銳的拐點。鋁硅合金熔融需要很高的溫度。在ESD引起損傷的事件中，PN 結(jié)絲狀橫截面積變得很小，以至于在使用過程中產(chǎn)生局部加熱，從而導致失效。靜電放電熔斷

18、如此小的細絲是非?？赡艿?，從而使器件雖然可以使用但卻不再可靠。2.1.3 靜電損傷的特點 靜電放電損傷未充分認識之前，人們常常將一些失效歸因于早期失效或原因不明的失效。這種情況的出現(xiàn)是由于人們對靜電放電損傷的特點缺少了解。靜電放電損傷具有以下四大特點： 1. 隱蔽性 人體不能直接感知靜電除非發(fā)生靜電放電，但是發(fā)生靜電放電人體也不一定能有電擊的感覺，這是因為人體能感知的靜電放電電壓為 23 KV，所以靜電具有隱蔽性。 2. 潛在性 有些電子元器件受到靜電損傷后的性能沒有明顯的下降，但多次累加放電會給器件造成內(nèi)傷而形成可靠性隱患。因此靜電對器件的損傷具有潛在性。 3. 隨機性 電子元器件什么情況下

19、會遭受靜電破壞呢?可以這么說，從一個元器件產(chǎn)生以后，一直到它損壞以前，所有的過程都受到靜電的威脅，而這些靜電的產(chǎn)生也具有隨機性，其損壞也具有隨機性。 4. 復雜性 靜電放電損傷的失效分析工作，因電子產(chǎn)品的精、細、微小的結(jié)構(gòu)特點而費時、費事、費錢，要求較高的技術(shù)并往往需要使用掃描電子顯微鏡等貴重儀器。即使如此，有些靜電損傷現(xiàn)象也難以與其它原因造成的損傷加以區(qū)別，使人們誤把靜電損傷失效當作其它失效。這在對靜電放電損害未充分認識之前，常常歸因于早期失效或情況不明的失效，從而不自覺地掩蓋了失效的真正原因。所以靜電對電子器件損傷的分析具有復雜性。2.2 ESD失效機理與失效位置 ESD產(chǎn)生原因兩個電勢不

20、同的物體相互接觸會造成兩個物體的電荷重新分配，指導兩者電勢相等。當帶有電荷的半導體器件上電的一剎那，電荷泄放回路形成，瞬間高脈沖將形成導電回路，而通路上的器件結(jié)構(gòu)則有可能造成損傷。ESD是由于器件局部過熱導致失效的。PN結(jié)退化、接觸孔損傷和柵融化一般與ESD有關(guān)。 ESD失效機理微電子器件的靜電損傷，其失效機理可分為兩類：一類是與電流有關(guān)的失效，如 PN結(jié)的損傷，接觸孔合金釘，金屬/多晶硅互連線或電阻燒壞；另一類是與電壓有關(guān)的失效，ESD引起柵氧化層擊穿是最常見的電壓型失效3。1電流型損傷機理 （1） PN結(jié)的損傷和接觸孔合金釘 ESD引起 PN結(jié)短路是最常見的失效現(xiàn)象。當PN結(jié)（尤其是淺PN

21、 結(jié)，如雙極型晶體管的發(fā)射結(jié)或NMOS 管的漏極與襯底間的結(jié)）發(fā)生雪崩擊穿，再進一步發(fā)展為二次擊穿時，瞬態(tài)大電流產(chǎn)生的焦耳熱導致局部溫度急劇上升，這一局部的熱量又會加速熱載流子的產(chǎn)生，大量產(chǎn)生的熱載流子又會進一步增大瞬態(tài)大電流，最后導致局部溫度超過1415 攝氏度而發(fā)生硅的熔化，引起合金釘穿透 PN結(jié)而失效。如果產(chǎn)生的熱量足夠熔化鄰近接觸孔的金屬，熔化的金屬會在電場的作用下在結(jié)間遷移，導致結(jié)間的電阻型短路。當位于 PN結(jié)二次擊穿點處的熔化的硅發(fā)生再凝固時，PN結(jié)處的 P型和 N型摻雜劑的分布發(fā)生了改變。而且，再分布的過程改變了硅的晶體性質(zhì)。這些變化導致結(jié)間反向漏電流小幅或大幅增加。版圖設計對

22、PN 結(jié)短路有很大影響，最敏感的是接觸孔尺寸、形狀及位置。較好的辦法是在一個擴散區(qū)內(nèi)設置多個小接觸孔，以便增加孔周長；用圓形接觸孔可避免電流的非均勻流動；增加接觸孔與擴散區(qū)的間距，可防止電流在接觸孔角落處集中。（2） 金屬/多晶硅互連線或電阻燒壞 ESD事件產(chǎn)生的局部焦耳熱也可能使金屬/多晶硅互連線或電阻燒壞， 這主要取決于鋁線或多晶硅線的寬度、接觸孔尺寸、結(jié)面積和電流分布等?；ミB線的電流攜帶能力是它的橫截面積的函數(shù)，并且還與電流聚集、臺階覆蓋和熱阱等因數(shù)有關(guān)。例如由于氧化層臺階處的鋁層橫截面積的減小，在ESD脈沖的大電流作用下，鋁層更容易熔化而開路，導致器件的功能失效。ESD脈沖大電流有時只

23、是部分熔化電阻材料，導致電阻值的漂移和相關(guān)器件電參數(shù)的失效。當輸入ESD保護電路中有多晶硅電阻時，靜電放電容易使多晶硅電阻受到損傷，失效部位常出現(xiàn)于多晶硅電阻拐彎處和多晶硅電阻與鋁互連線的接觸孔處。擴散電阻的抗靜電能力明顯好于多晶硅電阻，這是因為擴散電阻的襯底可充當為一個有效的熱阱，而多晶硅電阻周圍的介質(zhì)氧化層卻阻礙了多晶硅電阻的散熱?；ミB線承受大電流能力依賴它的橫截面積，因此輸入保護結(jié)構(gòu)應盡量靠近鍵合焊盤(PAD)以縮短鋁互連線長度，鋁互連走線應做得足夠?qū)?，以提高抗電過應力的能力。電阻抗電過應力的的能力取決于其端頭、接觸孔的大小以及電阻條寬與長度。2電壓型損傷機理 （1）柵氧化層損傷 當微電

24、子器件遭受極短上升時間的 ESD脈沖時（如帶電器件模型），ESD保護器件還未作出及時反應，ESD電壓就直接加到處在 ESD 保護器件下一級的 MOS器件的柵極上，導致柵氧化層損傷。柵氧化層擊穿是最常見的過電壓場致失效。過高的 ESD電壓可能使介質(zhì)層損傷，其損傷過程可分成以下三個階段。首先，在介質(zhì)層的某個高電場點（如介質(zhì)層的邊角和臺階處），ESD 脈沖產(chǎn)生的高壓超過了介質(zhì)的絕緣強度；其次，介質(zhì)擊穿形成的大電流流過擊穿點，產(chǎn)生相鄰區(qū)域的熱斑；最后，局部的高溫熔化了多晶硅柵，形成多晶硅熔化絲狀物，或者，當柵氧化層由于制造工藝缺陷而有針孔時，ESD電壓會使得擊穿首先在針孔處發(fā)生4。（2）鋁互連線與擴散

25、區(qū)短路 短路常發(fā)生在鍵合焊盤(PAD)連接的擴散電阻和橫跨其上的電源鋁條之間。由于它們之間是熱氧化層且厚度較厚，所以這種短路失效幾率比較小。（3）鋁互連線與多晶電阻短路 短路常發(fā)生在鍵合焊盤(PAD)連接的多晶電阻和橫跨其上的電源或地互連線之間。由于鋁互連線與多晶硅電阻之間介質(zhì)擊穿強度比熱氧化層低得多，當輸入端引入 ESD時可導致該處介質(zhì)擊穿短路，因此版圖設計時輸入端的多晶硅電阻條與鋁條之間應留足夠距離，更要防止多晶硅電阻條與鋁條重疊。 3 ESD 失效的特征了解 ESD 失效的特征有助于正確識別導致器件失效的靜電放電模型， 從而更有效地幫助調(diào)查靜電放電的根源，不斷改進靜電防護措施，降低靜電放

26、電所造成的損失，保證產(chǎn)品可靠性。同時，也有助于認識ESD保護電路的弱點，不斷改善靜電保護電路，提高器件的抗靜電能力。3.1人體模型和機器模型ESD失效對人體模型 ESD失效，失效器件在不同的引腳間表現(xiàn)為多種電學特征，如輸入/輸出腳漏電、電阻型短路、電源腳漏電、功能失效和退化的反向擊穿電壓。失效器件的物理損傷主要位于輸入/輸出腳的 ESD 保護電路里。但如果器件的電性能測量表現(xiàn)為電源腳漏電或功能失效，器件的物理損傷也可能位于器件的核心電路里先用光發(fā)射顯微鏡對 ESD 損傷位置進行定位，然后用氫氟酸一次性去除襯底上各層，在接觸孔處可觀察到合金釘留下的損傷。 圖2 HBM失效-接觸孔合金錠圖 2 所

27、示是一張接觸孔合金釘?shù)?SEM 圖片。對現(xiàn)場失效樣品進行分析時，首先考慮機器模型 ESD 失效，失效器件的電學特征和器件的損傷形貌及位置都與人體模型 ESD失效類似5。即器件的物理損傷主要位于輸入/輸出腳的 ESD保護電路里。但如果器件的電性能測量表現(xiàn)為電源腳漏電或者功能失效，器件的物理損傷也可能位于器件的核心電路里。圖3是一張對現(xiàn)場失效樣品進行分析時所得到的接觸孔合金釘?shù)?SEM 圖片6。圖3 MM失效-接觸孔合金釘3.2 帶電器件模型ESD失效對帶電器件模型 ESD 失效，損傷表現(xiàn)為多晶硅損傷或多晶硅柵邊緣下的柵氧化層擊穿，無電弧擊穿。柵氧化層擊穿是最常見的過電壓場致失效。ESD脈沖產(chǎn)生的

28、高壓超過了介質(zhì)的絕緣強度，介質(zhì)擊穿形成的大電流流過擊穿點，產(chǎn)生相鄰區(qū)域的熱斑；最后，局部的高溫熔化了多晶硅柵，形成多晶硅熔化絲狀物?；蛘撸敄叛趸瘜佑捎谥圃旃に嚾毕荻嗅樋讜r，ESD電壓會使得擊穿首先在針孔處發(fā)生。 隨著芯片制造和封裝測試自動化程度的提高，人體接觸器件的機會相對減少，帶電器件模型ESD事件已成為造成微電子器件失效的主要原因之一,其重要性越越多地收到人們的重視。圖 4 是一張對現(xiàn)場失效樣品進行分析時所得到的多晶硅熔絲的SEM 圖片7。圖4 CDM失效-多晶硅熔絲 4 靜電放電的防護一個元件或一個產(chǎn)品在處理、生產(chǎn)或使用過程中均會受到不是顯而并見的ESD損傷，其受害曲幾率很難定量表示

29、。產(chǎn)生損傷的來源包括人體因素、摩擦生電和不合適的接地或不恰當?shù)钠帘危@些都是引起靜電損傷的重要原因。但當在生產(chǎn)和加工過程中采取了必要的措施，就可能降低或控制ESD的損傷幾率8。4.1 預防靜電釋放的外部因素加強制造、封裝、測試、組裝及運輸?shù)拳h(huán)境的靜電放電防護，減少靜電來源。在大規(guī)模的IC生產(chǎn)中要建立一整套靜電防護體系。其中最基本的防護措施包括抗靜電包裝材料的使用或者使用空氣電離器中和電荷；操作人員要佩帶防靜電腕帶，腳、趾帶箍，穿著防靜電工作服及防靜電鞋、襪，使用運送單個晶圓的隔離包；在工廠中設立靜電保護區(qū)(EPA，electrostatic protected area)，在該區(qū)內(nèi)配備防靜電地

30、板、工作臺和良好的接地引線，EPA內(nèi)的所有人員、材料、工作面需連接到公共地以確保電位相等。帶防靜電服(衣、鞋、手套等)防靜電服是用特殊合成纖維織成的布料，一般情況下揉搓摩擦不會產(chǎn)生靜電，但它不是靜電屏蔽服，它不能消除身上其他衣料產(chǎn)生的靜電，故正確穿著應是里面只穿一件襯衣或內(nèi)衣，外著防靜電服。防靜電手套(指套)具有防止靜電產(chǎn)生、使手與產(chǎn)品隔離、防止汗?jié)n污染產(chǎn)品等多重作用，在生產(chǎn)過程中是必用的。佩戴防靜電腕帶防靜電腕帶是由緊貼手腕的環(huán)帶通過線內(nèi)l M電阻由導線、鱷魚夾接地。腕帶應與皮膚緊密接觸，不得松馳或隔以衣物；應用鱷魚夾根部夾持靜電地線裸露部分，而不應使用前端齒部夾持；靜電腕帶應每班上午、下午

31、各測一次并記錄，松緊以通過測試為準，不合格的應立即調(diào)整或更換。 采用防靜電周轉(zhuǎn)箱工序問轉(zhuǎn)運應用防靜電儲運車或卡箱，通過1 M電阻妥善接靜電地，儲運車或周轉(zhuǎn)箱的防靜電性能應每六個月檢查一次。 采用防靜電包裝材料防靜電包裝材料分為靜電屏蔽材料和防靜電材料兩類，它們的作用是不同的。靜電屏蔽材料有鋁箔型不透明和黑色、灰色半透明材料，屏蔽層將靜電勢均勻分布于整個包裝表面，降低表面電勢差，同時對高頻強電磁場也有良好屏蔽作用。防靜電材料(袋、墊)多為粉紅色，僅用來作為靜電敏感器件的廉價墊襯和中介包裝物，它只是自身不易產(chǎn)生靜電而已，如果有靜電放電發(fā)生，則能穿過這些防靜電材料對器件造成危害9。靜電敏感器件的包裝

32、必須用靜電屏蔽材料。通常外包裝為23層靜電屏蔽材料，內(nèi)部使用黑色高阻導電材料做支撐，可以屏蔽并中和各引腳靜電勢，提供靜電泄放通路。相對濕度的調(diào)控空氣中的相對濕度對產(chǎn)生的靜電電壓的影響很大，干燥環(huán)境中比濕潤環(huán)境中產(chǎn)生的靜電電壓高1個數(shù)量級，控制濕度可以大大減少靜電的產(chǎn)生。4.2預防靜電釋放的內(nèi)部因素提高電路本身對ESD的保護能力也就是IC芯片中的ESD保護器件及電路的設計。 ESD保護電路的思路目前提高IC芯片內(nèi)部ESD保護電路的性能是提高IC抗ESD性能的主要手段。靜電放電保護電路(ESD protection circuits)是集成電路上專門用來做靜電放電保護之用的，靜電放電保護電路提供了ESD電流路徑，以免ESD放電時，靜電電流流入IC內(nèi)部電路而造成損傷。通常ESD保護電路設計采用兩個基本原理：1為IO緩沖區(qū)到供電電源網(wǎng)絡（Vss或VDD)提供一個良好的電流分流通道；2在需要保護的輸入器件附近提供一個電壓箝位電路，以阻止高壓進入柵輸入端