Ch2、3集成電路器件工藝

1、第第2 2章章雙極集成電路器件工藝雙極集成電路器件工藝2.1 雙極型集成電路的制造工藝2.2 集成雙極晶體管的寄生效應(yīng)2.1 雙極型集成電路的基本制造工藝雙極型集成電路的基本制造工藝第一塊平面工藝集成電路專利2.1.1雙極硅工藝雙極硅工藝 p+p+n+n-pn+n+p-SiO2BECBuried Layer Metalpn-Isolationpn-Isolation早期的雙極性硅工藝：NPN三極管先進(jìn)的雙極性硅工藝：NPN三極管NPN管的版圖與剖面圖埋層區(qū)埋層區(qū)隔離墻隔離墻硼擴(kuò)區(qū)硼擴(kuò)區(qū)磷擴(kuò)區(qū)磷擴(kuò)區(qū) 引線孔引線孔金屬連線金屬連線鈍化窗口鈍化窗口GND Vi Vo VDDTR（1）典型）典型PN結(jié)

2、隔離工藝流程結(jié)隔離工藝流程P-Sub襯底準(zhǔn)備（襯底準(zhǔn)備（P型）型）光刻光刻n+埋層區(qū)埋層區(qū)氧化氧化n+埋層擴(kuò)散埋層擴(kuò)散清潔表面清潔表面P-Sub（1）典型典型PN結(jié)隔離工藝流程結(jié)隔離工藝流程（續(xù)（續(xù)1）生長(zhǎng)生長(zhǎng)n-外延外延 隔離氧化隔離氧化 光刻光刻p+隔離區(qū)隔離區(qū)p+隔離擴(kuò)散隔離擴(kuò)散 p+隔離推進(jìn)、氧化隔離推進(jìn)、氧化N+N+N-N-（1）典型典型PN結(jié)隔離工藝流程結(jié)隔離工藝流程（續(xù)（續(xù)2）光刻硼擴(kuò)散區(qū)光刻硼擴(kuò)散區(qū)P-SubN+N+N-N-P+P+P+硼擴(kuò)散硼擴(kuò)散 氧化氧化（1）典型典型PN結(jié)隔離工藝流程結(jié)隔離工藝流程（續(xù)（續(xù)3）光刻磷擴(kuò)散區(qū)光刻磷擴(kuò)散區(qū)磷擴(kuò)散磷擴(kuò)散氧化氧化P-SubN+N+N

3、-N-P+P+P+PP（1）典型典型PN結(jié)隔離工藝流程結(jié)隔離工藝流程（續(xù)（續(xù)4）光刻引線孔光刻引線孔清潔表面清潔表面P-SubN+N+N-N-P+P+P+PP（1）典型典型PN結(jié)隔離工藝流程結(jié)隔離工藝流程（續(xù)（續(xù)5）蒸鍍金屬蒸鍍金屬反刻金屬反刻金屬P-SubN+N+N-N-P+P+P+PP（1）典型典型PN結(jié)隔離工藝流程結(jié)隔離工藝流程（續(xù)（續(xù)6）鈍化鈍化P-SubN+N+N-N-P+P+P+PP光刻鈍化窗口光刻鈍化窗口后工序后工序（2）典型典型PN結(jié)隔離工藝結(jié)隔離工藝 光刻掩膜版匯總光刻掩膜版匯總埋層區(qū)埋層區(qū)隔離墻隔離墻硼擴(kuò)區(qū)硼擴(kuò)區(qū)磷擴(kuò)區(qū)磷擴(kuò)區(qū) 引線孔引線孔金屬連線金屬連線鈍化窗口鈍化窗口GN

4、D Vi Vo VDDTR（3） 外延層電極的引出外延層電極的引出歐姆接觸電極：歐姆接觸電極：金屬與參雜濃度較低的外延金屬與參雜濃度較低的外延層相接觸易形成整流接觸層相接觸易形成整流接觸（金半接觸勢(shì)壘二極（金半接觸勢(shì)壘二極管）管）。因此，。因此，外延層電極引出處應(yīng)增加濃擴(kuò)散。外延層電極引出處應(yīng)增加濃擴(kuò)散。BP-SubSiO2光刻膠光刻膠N+埋層埋層N-epiP+P+P+SiO2N-epiPPN+N+N+鈍化層鈍化層N+CECEBB（4） 埋層的作用埋層的作用1.減小串聯(lián)電阻減小串聯(lián)電阻（集成電路中的各個(gè)電極均從（集成電路中的各個(gè)電極均從上表面引出，外延層電阻率較大且路徑較長(zhǎng)。上表面引出，外延層

5、電阻率較大且路徑較長(zhǎng)。BP-SubSiO2光刻膠光刻膠N+埋層埋層N-epiP+P+P+SiO2N-epiPPN+N+N+鈍化層鈍化層N+CECEBB2.減小寄生減小寄生pnp晶體管的影響晶體管的影響集成電路中的晶體管及其寄生效應(yīng) 集成集成NPNNPN晶體管常用圖形及特點(diǎn)晶體管常用圖形及特點(diǎn) （1）單基極條形）單基極條形結(jié)構(gòu)簡(jiǎn)單、面積小結(jié)構(gòu)簡(jiǎn)單、面積小寄生電容小寄生電容小電流容量小電流容量小基極串聯(lián)電阻大基極串聯(lián)電阻大集電極串聯(lián)電阻大集電極串聯(lián)電阻大P-SubN-epiP+P+PN+N+CEB 集成集成NPNNPN晶體管常用圖形及特點(diǎn)晶體管常用圖形及特點(diǎn) （2）雙基極條形）雙基極條形與單基極條

6、形相比：與單基極條形相比：基極串聯(lián)電阻小基極串聯(lián)電阻小電流容量大電流容量大面積大面積大寄生電容大寄生電容大N-epiP+PN+N+CEBP-SubP+BN+ 集成集成NPNNPN晶體管常用圖形及特點(diǎn)晶體管常用圖形及特點(diǎn) （3）雙基極雙集電極形）雙基極雙集電極形與雙基極條形相比：與雙基極條形相比：集電極串聯(lián)電阻小集電極串聯(lián)電阻小面積大面積大寄生電容大寄生電容大N-epiP+PN+N+CEBP-SubP+BN+N+C集成集成NPNNPN晶體管常用圖形及特點(diǎn)晶體管常用圖形及特點(diǎn) （4）雙射極雙集電極形）雙射極雙集電極形與雙基極雙與雙基極雙集電極集電極形相比：形相比：集電極串聯(lián)電阻小集電極串聯(lián)電阻小面

7、積大面積大寄生電容大寄生電容大N-epiP+PN+N+CP-SubP+N+N+CBN+EE 集成集成NPNNPN晶體管常用圖形及特點(diǎn)晶體管常用圖形及特點(diǎn) （5）馬蹄形）馬蹄形電流容量大電流容量大集電極串聯(lián)電阻小集電極串聯(lián)電阻小基極串聯(lián)電阻小基極串聯(lián)電阻小面積大面積大寄生電容大寄生電容大 集成集成NPNNPN晶體管常用圖形及特點(diǎn)晶體管常用圖形及特點(diǎn) （6）梳狀）梳狀思考題思考題1.提高提高值的途徑有哪些？為什么發(fā)射區(qū)要做值的途徑有哪些？為什么發(fā)射區(qū)要做N+N+擴(kuò)散，擴(kuò)散，集電區(qū)要做集電區(qū)要做N-N-摻雜？摻雜？p+p+n+n-pn+n+p-SiO2BECBuried Layer Metalpn-

8、Isolationpn-Isolation電流分配與控制 IE= IEN+ IEP 且有IENIEP IEN=ICN+ IBN 且有IEN IBN ，ICNIBN IC=ICN+ ICBO IB=IEP+ IBNICBOIE =IC+IBVBBVCCBCII 提高提高NPNNPN管管值的途徑值的途徑P-SubN-epiP+P+PN+N+CEB提高發(fā)射區(qū)濃度（注意：重?fù)诫s理論）提高發(fā)射區(qū)濃度（注意：重?fù)诫s理論）降低基區(qū)濃度（同時(shí)采用高阻外延）降低基區(qū)濃度（同時(shí)采用高阻外延）減薄基區(qū)寬度減薄基區(qū)寬度 （加深發(fā)射結(jié)深度或（加深發(fā)射結(jié)深度或 減小集電結(jié)的深度）減小集電結(jié)的深度）選擇高壽命材料選擇高壽命

9、材料, , 改善表面態(tài)改善表面態(tài)PN+N+P PN+N+雙磷擴(kuò)散結(jié)構(gòu)雙磷擴(kuò)散結(jié)構(gòu)N-epiP+PN+N+CE BP-SubN-epiP+P+PN+N+CE BN+N+普通普通NPN管管 超增益超增益NPN管管雙硼擴(kuò)散結(jié)構(gòu)雙硼擴(kuò)散結(jié)構(gòu)N-epiP+PN+N+CE BP-SubN-epiP+P+PN+N+CE B普通普通NPN管管 超增益超增益NPN管管P超增益管的特點(diǎn)超增益管的特點(diǎn)P-SubN-epiP+P+PN+N+CEBPN+N+N+N+采用圓形發(fā)射區(qū)采用圓形發(fā)射區(qū)（周界短（周界短, ,受表面態(tài)受表面態(tài)影響小）影響?。?yīng)用時(shí)應(yīng)用時(shí)BCBC結(jié)偏置結(jié)偏置限制在限制在0V0V左右（減左右（減小基區(qū)

10、寬度調(diào)制的小基區(qū)寬度調(diào)制的影響）影響） 雙極集成電路中的基本器件是雙極集成電路中的基本器件是NPN管，但在模擬電路中也往往需要管，但在模擬電路中也往往需要PNP管，管，因?yàn)榧呻娐返墓に囍饕驗(yàn)榧呻娐返墓に囍饕?是針對(duì)大量應(yīng)用的是針對(duì)大量應(yīng)用的NPN晶體管設(shè)計(jì)的，因此在一般情況下，晶體管設(shè)計(jì)的，因此在一般情況下，PNP管都是在與管都是在與NPN管制管制 造工藝兼容的情況下制造的。造工藝兼容的情況下制造的。 在集成電路中常用的在集成電路中常用的PNP管主要有兩大類：橫向管主要有兩大類：橫向PNP管和襯底管和襯底PNP管。管。 制作工藝與制作工藝與NPN管制作工藝完全兼管制作工藝完全兼 容，在進(jìn)

11、行容，在進(jìn)行NPN管基區(qū)擴(kuò)散的同時(shí)形管基區(qū)擴(kuò)散的同時(shí)形成了成了PNP瞥的發(fā)射區(qū)和集電區(qū)。瞥的發(fā)射區(qū)和集電區(qū)。 為了減小寄生為了減小寄生PNP管的管的影響，可影響，可 以從版圖和工藝上以從版圖和工藝上采取措施。采取措施。 異質(zhì)結(jié)雙極晶體管（異質(zhì)結(jié)雙極晶體管（HBT）AlGaAs /GaAs基異質(zhì)結(jié)異質(zhì)結(jié)雙極性晶體管(a) (b)圖4.3 GaAs HBT的剖面圖(a)和能帶結(jié)構(gòu)(b)第第3章章 MOS集成電路的元件形成及其寄生效應(yīng)集成電路的元件形成及其寄生效應(yīng)圖4.7 MOS工藝的分類認(rèn)識(shí)MOSFETGateDrainSourcen+n+LeffLDrawnLDp-substrateSGDPol

12、yOxideWn+n+線寬(Linewidth), 特征尺寸(Feature Size)指什么？3.1 PMOS工藝工藝早期的鋁柵工藝早期的鋁柵工藝 1970年前，標(biāo)準(zhǔn)的MOS工藝是鋁柵P溝道。鋁柵鋁柵PMOS工藝特點(diǎn)：工藝特點(diǎn)：l鋁柵，柵長(zhǎng)為20m。lN型襯底，p溝道。l氧化層厚1500。l電源電壓為-12V。l速度低，最小門延遲約為80100ns。l集成度低，只能制作寄存器等中規(guī)模集成電路。Al柵MOS工藝缺點(diǎn) 制造源、漏極與制造柵極采用兩次掩膜步驟不容易對(duì)齊。這好比彩色印刷中，各種顏色套印一樣，不容易對(duì)齊。若對(duì)不齊，彩色圖象就很難看。在MOS工藝中，不對(duì)齊的問(wèn)題，不是圖案難看的問(wèn)題，也不

13、僅僅是所構(gòu)造的晶體管尺寸有誤差、參數(shù)有誤差的問(wèn)題，而是可能引起溝道中斷，無(wú)法形成溝道，無(wú)法做好晶體管的問(wèn)題。Al柵MOS工藝的柵極位錯(cuò)問(wèn)題鋁柵重疊設(shè)計(jì)鋁柵重疊設(shè)計(jì) 柵極做得長(zhǎng)，同S、D重疊一部分鋁柵重疊設(shè)計(jì)的缺點(diǎn)鋁柵重疊設(shè)計(jì)的缺點(diǎn)l CGS、CGD都增大了。l 加長(zhǎng)了柵極，增大了管子尺寸，集成度降低?？朔嗀l柵MOS工藝缺點(diǎn)的根本方法 將兩次MASK步驟合為一次。讓D，S和G三個(gè)區(qū)域一次成形。這種方法被稱為自對(duì)準(zhǔn)技術(shù)。自對(duì)準(zhǔn)技術(shù)與標(biāo)準(zhǔn)硅工藝自對(duì)準(zhǔn)技術(shù)與標(biāo)準(zhǔn)硅工藝1970年，出現(xiàn)了硅柵工藝(采用了自對(duì)準(zhǔn)技術(shù)）。多晶硅Polysilicon，原是絕緣體原是絕緣體，經(jīng)過(guò)重?cái)U(kuò)散，增加了載流子，可以變?yōu)?/p>

14、導(dǎo)體可以變?yōu)閷?dǎo)體，用作電極和電極引線。在硅柵工藝中，S，D，G是一次掩膜步驟形成的。先利用光阻膠保護(hù)，刻出柵極，再以多晶硅為掩膜，刻出S，D區(qū)域。那時(shí)的多晶硅還是絕緣體，或非良導(dǎo)體。經(jīng)過(guò)擴(kuò)散，雜質(zhì)不僅進(jìn)入硅中，形成了S和D，還進(jìn)入多晶硅，使它成為導(dǎo)電的柵極和柵極引線。標(biāo)準(zhǔn)硅柵標(biāo)準(zhǔn)硅柵PMOS工藝工藝硅柵工藝的優(yōu)點(diǎn)：硅柵工藝的優(yōu)點(diǎn)：l自對(duì)準(zhǔn)自對(duì)準(zhǔn)的，它無(wú)需重疊設(shè)計(jì)，減小了電容，提高了速度。l無(wú)需重疊設(shè)計(jì)，減小了柵極尺寸，漏、源極尺寸也可以減小，即減小了晶體管尺寸，提高了速度，增加了集成度。l增加了電路的可靠性。3.2 NMOS工藝工藝 由于電子的遷移率e大于空穴的遷移率h，即有e2.5h, 因而

15、，N溝道FET的速度將比P溝道FET快2.5倍。那么，為什么MOS發(fā)展早期不用NMOS工藝做集成電路呢？問(wèn)題是NMOS工藝遇到了難關(guān)。所以, 直到1972年突破了那些難關(guān)以后, MOS工藝才進(jìn)入了NMOS時(shí)代。了解了解NMOS工藝的意義工藝的意義目前CMOS工藝已在VLSI設(shè)計(jì)中占有壓倒一切的優(yōu)勢(shì). 但了解NMOS工藝仍具有幾方面的意義:l CMOS工藝是在PMOS和NMOS工藝的基礎(chǔ)上發(fā)展起來(lái)的.l 從NMOS工藝開(kāi)始討論對(duì)于學(xué)習(xí)CMOS工藝起到循序漸進(jìn)的作用.l NMOS電路技術(shù)和設(shè)計(jì)方法可以相當(dāng)方便地移植到CMOS VLSI的設(shè)計(jì).l GaAs邏輯電路的形式和眾多電路的設(shè)計(jì)方法與NMOS

16、工藝基本相同.增強(qiáng)型和耗盡性增強(qiáng)型和耗盡性MOSFET (Enhancement mode and depletion mode MOSFET)FET（Field Effect Transisitor）按襯底材料區(qū)分有Si, GaAs, InP按場(chǎng)形成結(jié)構(gòu)區(qū)分有J/MOS/MES按載流子類型區(qū)分有P/N按溝道形成方式區(qū)分有 E/D3.3 CMOS工藝工藝 進(jìn)入80年代以來(lái)，CMOS IC以其近乎零的靜態(tài)功耗而顯示出優(yōu)于NMOS，而更適于制造VLSI電路，加上工藝技術(shù)的發(fā)展，致使CMOS技術(shù)成為當(dāng)前VLSI電路中應(yīng)用最廣泛的技術(shù)。 CMOS工藝的標(biāo)記特性 阱/金屬層數(shù)/特征尺寸 P阱CMOS芯片

17、剖面示意圖 N阱CMOS芯片剖面示意圖 N阱硅柵阱硅柵CMOS工藝主要流程工藝主要流程1.1.襯底準(zhǔn)備襯底準(zhǔn)備P P+ +/P/P外延片外延片P P型單晶片型單晶片P-Sub N阱硅柵阱硅柵CMOS工藝主要流程（續(xù)）工藝主要流程（續(xù)） 2. 氧化、光刻氧化、光刻N(yùn)-阱阱(nwell) N阱硅柵阱硅柵CMOS工藝主要流程（續(xù)）工藝主要流程（續(xù)） 3. N-阱注入，阱注入，N-阱推進(jìn)，退火，清潔表面阱推進(jìn)，退火，清潔表面N阱P-SubP-SubN阱 N阱硅柵阱硅柵CMOS工藝主要流程（續(xù)）工藝主要流程（續(xù)） 4. 長(zhǎng)薄氧、長(zhǎng)氮化硅、光刻場(chǎng)區(qū)長(zhǎng)薄氧、長(zhǎng)氮化硅、光刻場(chǎng)區(qū)(active反版反版)P-Su

18、b N阱硅柵阱硅柵CMOS工藝主要流程（續(xù)）工藝主要流程（續(xù)） 5.場(chǎng)區(qū)氧化（場(chǎng)區(qū)氧化（LOCOS）, 清潔表面清潔表面 (之前可做之前可做N管場(chǎng)區(qū)注入和管場(chǎng)區(qū)注入和P管場(chǎng)區(qū)注入，提高管場(chǎng)區(qū)注入，提高場(chǎng)開(kāi)啟；改善襯底和阱的接觸，減少閂鎖效應(yīng)）場(chǎng)開(kāi)啟；改善襯底和阱的接觸，減少閂鎖效應(yīng)）P-Sub N阱硅柵阱硅柵CMOS工藝主要流程（續(xù)）工藝主要流程（續(xù)） 6. 柵氧化柵氧化,淀積多晶硅，多晶硅淀積多晶硅，多晶硅N+摻雜，反刻摻雜，反刻多晶多晶 （polysiliconpoly)（之前可作開(kāi)啟電壓調(diào)整注入）（之前可作開(kāi)啟電壓調(diào)整注入） N阱硅柵阱硅柵CMOS工藝主要流程（續(xù)）工藝主要流程（續(xù)） 7

19、. P+ active注入（注入（Pplus）（）（ 硅柵自對(duì)準(zhǔn)）硅柵自對(duì)準(zhǔn)）P-SubP-SubP-Sub N阱硅柵阱硅柵CMOS工藝主要流程（續(xù)）工藝主要流程（續(xù)） 8. N+ active注入（注入（Nplus Pplus的反版）的反版） （ 硅柵自對(duì)準(zhǔn)）硅柵自對(duì)準(zhǔn)）P-SubP-SubP-Sub N阱硅柵阱硅柵CMOS工藝主要流程（續(xù)）工藝主要流程（續(xù)） 9. 淀積淀積BPSG，光刻接觸孔，光刻接觸孔(contact)，回流，回流P-SubP-Sub N阱硅柵阱硅柵CMOS工藝主要流程（續(xù)）工藝主要流程（續(xù)） 10. 蒸鍍金屬蒸鍍金屬1，反刻金屬，反刻金屬1（metal1)P-Sub

20、N阱硅柵阱硅柵CMOS工藝主要流程（續(xù)）工藝主要流程（續(xù)） 11. 絕緣介質(zhì)淀積，平整化，光刻通孔絕緣介質(zhì)淀積，平整化，光刻通孔(via)P-SubP-Sub N阱硅柵阱硅柵CMOS工藝主要流程（續(xù)）工藝主要流程（續(xù)） 12. 蒸鍍金屬蒸鍍金屬2，反刻金屬，反刻金屬2（metal2)P-Sub N阱硅柵阱硅柵CMOS工藝主要流程（續(xù)）工藝主要流程（續(xù)） 13. 鈍化層淀積，平整化，光刻鈍化窗孔鈍化層淀積，平整化，光刻鈍化窗孔(pad)P-Sub N阱硅柵阱硅柵CMOS工藝工藝 光刻掩膜版匯總簡(jiǎn)圖光刻掩膜版匯總簡(jiǎn)圖N阱阱有源區(qū)有源區(qū)多晶多晶 Pplus Nplus引線孔引線孔金屬金屬1通孔通孔金

21、屬金屬2鈍化鈍化寄生PNPN效應(yīng)N wellP well CMOS反相器版圖流程反相器版圖流程(1)1. 阱阱做做N阱和阱和P阱封閉圖形，阱封閉圖形，窗口注入形成窗口注入形成P管和管和N管的襯底管的襯底N diffusion CMOS反相器版圖流程反相器版圖流程(2)2. 有源區(qū)有源區(qū)做晶體管的區(qū)域（做晶體管的區(qū)域（G、D、S、B區(qū)區(qū))，封閉圖形處是氮化硅掩蔽層，該處不會(huì)長(zhǎng)場(chǎng)氧化層封閉圖形處是氮化硅掩蔽層，該處不會(huì)長(zhǎng)場(chǎng)氧化層P diffusion CMOS反相器版圖流程反相器版圖流程(2)2. 有源區(qū)有源區(qū)做晶體管的區(qū)域（做晶體管的區(qū)域（G、D、S、B區(qū)區(qū))，封閉圖形處是氮化硅掩蔽層，該處不會(huì)

22、長(zhǎng)場(chǎng)氧化層封閉圖形處是氮化硅掩蔽層，該處不會(huì)長(zhǎng)場(chǎng)氧化層Poly gate CMOS反相器版圖流程反相器版圖流程(3)3. 多晶硅多晶硅做硅柵和多晶硅連線。做硅柵和多晶硅連線。封閉圖形處，保留多晶硅封閉圖形處，保留多晶硅 N+ implant CMOS反相器版圖流程反相器版圖流程(4)4. 有源區(qū)注入有源區(qū)注入P+，N+區(qū)（區(qū)（select)。P+ implant CMOS反相器版圖流程反相器版圖流程(4)4. 有源區(qū)注入有源區(qū)注入P+、N+區(qū)（區(qū)（select)。contact CMOS反相器版圖流程反相器版圖流程(5)5. 接觸孔接觸孔多晶硅，注入?yún)^(qū)和金屬線多晶硅，注入?yún)^(qū)和金屬線1接觸端子。接觸端子。Metal 1 CMOS反相器版圖流程反相器版圖流程(6)6. 金屬線金屬線1做金屬連線，封閉圖形處保留鋁做金屬連線，封閉圖形處保留鋁via CMOS反相器版圖流程反相器版圖流程(7)7. 通孔通孔兩層金屬連線之間連接的端子兩層金屬連線之間連接的端子Metal 2 CMOS反相器版圖流程反相器版圖流程(8)8. 金屬線金屬線2做金屬連線，封閉圖形處保留鋁做金屬連線，封閉圖形處保留鋁VDDGNDVDDGNDinverter：Schematic:L