第一章EDA技術(shù)應(yīng)用綜述

1、第一章EDA技術(shù)應(yīng)用綜述EDAEDA技術(shù)概述技術(shù)概述 信息社會(huì)的發(fā)展離不開集成電路，現(xiàn)代電信息社會(huì)的發(fā)展離不開集成電路，現(xiàn)代電子產(chǎn)品在性能提高、復(fù)雜度增大的同時(shí)，價(jià)格子產(chǎn)品在性能提高、復(fù)雜度增大的同時(shí)，價(jià)格卻一直呈下降趨勢，而且產(chǎn)品更新?lián)Q代的步伐卻一直呈下降趨勢，而且產(chǎn)品更新?lián)Q代的步伐也越來越快。當(dāng)前集成電路正朝著速度快、容也越來越快。當(dāng)前集成電路正朝著速度快、容量大、體積小、功耗低的方向發(fā)展。量大、體積小、功耗低的方向發(fā)展。EDAEDA技術(shù)及其發(fā)展歷程技術(shù)及其發(fā)展歷程 EDA EDA技術(shù)的特征和優(yōu)勢技術(shù)的特征和優(yōu)勢EDAEDA設(shè)計(jì)的目標(biāo)和流程設(shè)計(jì)的目標(biāo)和流程 硬件描述語言硬件描述語言 EDA

2、 EDA技術(shù)與技術(shù)與ASICASIC設(shè)計(jì)設(shè)計(jì)EDAEDA技術(shù)的發(fā)展趨勢技術(shù)的發(fā)展趨勢 EDAEDA設(shè)計(jì)工具設(shè)計(jì)工具 EDAEDA技術(shù)概述技術(shù)概述vEDAEDA技術(shù)簡介技術(shù)簡介 EDA即電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation），是隨著集成電路和計(jì)算機(jī)技術(shù)飛速發(fā)展應(yīng)運(yùn)而生的一種快速、有效、高級的電子設(shè)計(jì)自動(dòng)化工具。EDA工具融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)和智能化技術(shù)的最新成果，主要能輔助進(jìn)行三方面的設(shè)計(jì)工作：集成電路（IC）設(shè)計(jì)、電子電路設(shè)計(jì)以及印刷電路板（PCB）設(shè)計(jì)。 1.1 EDA1.1 EDA技術(shù)及其發(fā)展歷程技術(shù)及其發(fā)展歷程 vEDAEDA技術(shù)發(fā)展階段技術(shù)

3、發(fā)展階段1.1 EDA1.1 EDA技術(shù)及其發(fā)展歷程技術(shù)及其發(fā)展歷程 CAD階段 CAE階段 設(shè)計(jì)自動(dòng)化階段 vEDAEDA技術(shù)的最新發(fā)展技術(shù)的最新發(fā)展（1）電子技術(shù)各個(gè)領(lǐng)域全方位融入EDA技術(shù)，傳統(tǒng)的電路系統(tǒng)設(shè)計(jì)建模理念發(fā)生了重大的變化。（2）IP核的在電子行業(yè)得到了廣泛應(yīng)用。（3）在FPGA實(shí)現(xiàn)DSP應(yīng)用成為可能。（4）SOPC技術(shù)步入了大規(guī)模應(yīng)用階段。（5）各種EDA工具的推出，使得電子系統(tǒng)設(shè)計(jì)和驗(yàn)證趨于簡單。（6）EDA技術(shù)使得電子領(lǐng)域各學(xué)科的界限更加模糊，更加相互包容和滲透。1.1 EDA1.1 EDA技術(shù)及其發(fā)展歷程技術(shù)及其發(fā)展歷程 在現(xiàn)代電子設(shè)計(jì)領(lǐng)域，EDA技術(shù)已經(jīng)成為電子系統(tǒng)設(shè)

4、計(jì)的重要手段。無論是設(shè)計(jì)數(shù)字系統(tǒng)還是集成電路芯片，其設(shè)計(jì)作業(yè)的復(fù)雜程度都在不斷增加，僅僅依靠手工進(jìn)行設(shè)計(jì)已經(jīng)不能滿足要求，所有的設(shè)計(jì)工作都需要在計(jì)算機(jī)上借助于EDA軟件工具進(jìn)行。利用EDA設(shè)計(jì)工具，設(shè)計(jì)者可以預(yù)知設(shè)計(jì)結(jié)果，減少設(shè)計(jì)的盲目性，極大地提高設(shè)計(jì)的效率。1.2 EDA1.2 EDA技術(shù)的特征和優(yōu)勢技術(shù)的特征和優(yōu)勢 現(xiàn)代EDA技術(shù)的基本特征是采用高級語言描述，具有系統(tǒng)級仿真和綜合能力，具有開放式的設(shè)計(jì)環(huán)境，具有豐富的元件模型庫等?；咎卣髦饕校?硬件描述語言設(shè)計(jì)輸入 用硬件描述語言進(jìn)行電路與系統(tǒng)的設(shè)計(jì)是當(dāng)前EDA技術(shù)的一個(gè)重要特征，硬件描述語言輸入是現(xiàn)代EDA系統(tǒng)的主要輸入方式。 1.

5、2.1 EDA1.2.1 EDA技術(shù)的基本特征技術(shù)的基本特征 “自頂向下”設(shè)計(jì)方法1.2.1 EDA1.2.1 EDA技術(shù)的基本特征技術(shù)的基本特征 Bottom-up 行為設(shè)計(jì) 系統(tǒng)分解 結(jié)構(gòu)設(shè)計(jì) 單元設(shè)計(jì) 邏輯設(shè)計(jì) 電路設(shè)計(jì) 功能塊劃分 子系統(tǒng)設(shè)計(jì) 版圖設(shè)計(jì) 系統(tǒng)總成Top-down 邏輯綜合與優(yōu)化 邏輯綜合是上世紀(jì)90年代電子學(xué)領(lǐng)域興起的一種新的設(shè)計(jì)方法，是以系統(tǒng)級設(shè)計(jì)為核心的高層次設(shè)計(jì) 開放性和標(biāo)準(zhǔn)化 開放式的設(shè)計(jì)環(huán)境也稱之為框架結(jié)構(gòu)?？蚣苁且环N軟件平臺結(jié)構(gòu)，它在EDA系統(tǒng)中負(fù)責(zé)協(xié)調(diào)設(shè)計(jì)設(shè)計(jì)過程和管理設(shè)計(jì)數(shù)據(jù)，實(shí)現(xiàn)數(shù)據(jù)與工具的雙向流動(dòng)，為EDA工具提供合適的操作環(huán)境。 庫（Library

6、）EDA工具必須配有豐富的庫（元器件圖形符號庫、元器件模型庫、工藝參數(shù)庫、標(biāo)準(zhǔn)單元庫、可復(fù)用的電路模塊庫、IP庫等）。1.2.1 EDA1.2.1 EDA技術(shù)的基本特征技術(shù)的基本特征 傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)一般采用搭“積木塊”的手工設(shè)計(jì)方式,相之下，采用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)有著很大的優(yōu)勢： 采用硬件描述語言，便于復(fù)雜系統(tǒng)的設(shè)計(jì)； 強(qiáng)大的系統(tǒng)建模和電路仿真功能； 具有自主的知識產(chǎn)權(quán); 開發(fā)技術(shù)的標(biāo)準(zhǔn)化和規(guī)范化; 全方位地利用計(jì)算機(jī)的自動(dòng)設(shè)計(jì)、仿真和測試技術(shù); 對設(shè)計(jì)者的硬件知識和硬件經(jīng)驗(yàn)要求低。1.2.2 EDA1.2.2 EDA技術(shù)的優(yōu)勢技術(shù)的優(yōu)勢 EDA技術(shù)的范疇?wèi)?yīng)包括電子工程師進(jìn)行產(chǎn)品

7、開發(fā)的全過程。EDA技術(shù)可粗略分為系統(tǒng)級、電路級和物理實(shí)現(xiàn)級三個(gè)層次的輔助設(shè)計(jì)過程。EDA技術(shù)的范疇如圖所示。1.3 EDA1.3 EDA設(shè)計(jì)的目標(biāo)和流程設(shè)計(jì)的目標(biāo)和流程數(shù)字系統(tǒng)模塊化設(shè)計(jì)數(shù)字系統(tǒng)模塊化設(shè)計(jì)器件模型庫系統(tǒng)仿真器件模型庫系統(tǒng)仿真數(shù)字電路設(shè)計(jì)數(shù)字電路設(shè)計(jì)模擬電路設(shè)計(jì)模擬電路設(shè)計(jì)FPGA設(shè)計(jì)設(shè)計(jì)ASIC版圖設(shè)計(jì)版圖設(shè)計(jì)PCB設(shè)計(jì)設(shè)計(jì)混合電路設(shè)計(jì)混合電路設(shè)計(jì)EDAEDA工具工具 一般地說，利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)，歸納起來主要有以下4個(gè)應(yīng)用領(lǐng)域： 印刷電路板（PCB）設(shè)計(jì)； 集成電路（IC或ASIC）設(shè)計(jì)； 可編程邏輯器件（FPGA/CPLD）設(shè)計(jì)； 混合電路設(shè)計(jì)。1.3.1 E

8、DA1.3.1 EDA技術(shù)的實(shí)現(xiàn)目標(biāo)技術(shù)的實(shí)現(xiàn)目標(biāo) 利用EDA技術(shù)進(jìn)行電路設(shè)計(jì)的大部分工作是在EDA軟件平臺上進(jìn)行的。一個(gè)典型的EDA設(shè)計(jì)流程主要包括設(shè)計(jì)準(zhǔn)備、設(shè)計(jì)輸入、設(shè)計(jì)處理、器件編程和設(shè)計(jì)驗(yàn)證等5個(gè)基本步驟，如圖所示。1.3.2 EDA1.3.2 EDA設(shè)計(jì)流程設(shè)計(jì)流程設(shè)計(jì)輸入設(shè)計(jì)輸入設(shè)計(jì)驗(yàn)證設(shè)計(jì)驗(yàn)證設(shè)計(jì)處理設(shè)計(jì)處理設(shè)計(jì)準(zhǔn)備設(shè)計(jì)準(zhǔn)備器件編程器件編程 首先是系統(tǒng)描述，在這個(gè)階段中要對用戶的需求，市場前景以及互補(bǔ)產(chǎn)品進(jìn)行充分的調(diào)研與分析；對設(shè)計(jì)模式和制造工藝的選擇進(jìn)行認(rèn)證；最終目標(biāo)是用工程化語言將待設(shè)計(jì)IC的技術(shù)指標(biāo)、功能、外形尺寸、芯片面積、工作速度與功耗等描述出來。 其次是功能設(shè)計(jì)，這一

9、階段的工作是根據(jù)用戶提出的系統(tǒng)指標(biāo)要求，將該系統(tǒng)劃分成若干個(gè)子系統(tǒng)，在行為級上將IC的功能及其各組成子系統(tǒng)的功能關(guān)系正確而完整的描述出來。 最后是進(jìn)行物理設(shè)計(jì)，包括版圖設(shè)計(jì)與版圖驗(yàn)證兩方面。1.3.3 1.3.3 數(shù)字集成電路的設(shè)計(jì)數(shù)字集成電路的設(shè)計(jì)v數(shù)字集成電路的設(shè)計(jì)流程數(shù)字集成電路的設(shè)計(jì)流程 1.3.3 1.3.3 數(shù)字集成電路的設(shè)計(jì)數(shù)字集成電路的設(shè)計(jì)系統(tǒng)描述（指標(biāo)要求）功能設(shè)計(jì)邏輯設(shè)計(jì)邏輯模擬電路設(shè)計(jì)電路模擬版圖設(shè)計(jì)版圖驗(yàn)證（DRC、ERC、LVS）工藝設(shè)計(jì)（結(jié)構(gòu)和參數(shù)）不合格不合格不合格數(shù)字IC版圖數(shù)字集成電路的設(shè)計(jì)流程數(shù)字集成電路的設(shè)計(jì)流程v模擬集成電路的設(shè)計(jì)流程模擬集成電路的設(shè)計(jì)流

10、程 整個(gè)流程分為結(jié)構(gòu)級設(shè)計(jì)、單元級設(shè)計(jì)（又分為拓?fù)溥x擇、尺寸優(yōu)化兩步）和物理版圖級設(shè)計(jì)三個(gè)階段。 結(jié)構(gòu)設(shè)計(jì)是將用戶給定的關(guān)于模擬集成電路性能的抽象描述轉(zhuǎn)化為一個(gè)用各種功能單元所構(gòu)成的電路； 拓?fù)溥x擇是根據(jù)功能單元的性能指標(biāo)和工作環(huán)境，決定用何種具體的電路結(jié)構(gòu)來實(shí)現(xiàn)該單元的功能； 尺寸優(yōu)化是在獲得電路結(jié)構(gòu)的條件下，根據(jù)所需的電路性能指標(biāo)和生產(chǎn)條件確定每個(gè)器件的“最佳”幾何尺寸，提高合格率； 物理版圖級設(shè)計(jì)是將具有器件幾何尺寸和滿足一定約束條件的電原理圖映射成集成電路版圖。1.3.4 1.3.4 模擬集成電路的設(shè)計(jì)模擬集成電路的設(shè)計(jì)1.3.4 1.3.4 模擬集成電路的設(shè)計(jì)模擬集成電路的設(shè)計(jì)性能指

11、標(biāo)行為級設(shè)計(jì)功能塊設(shè)計(jì)拓?fù)溥x擇物理版圖設(shè)計(jì)尺寸優(yōu)化行為級模擬宏模型模擬電路性能預(yù)估電路模擬版圖參數(shù)取及后模擬模擬IC版圖功能模塊電路模塊電路拓?fù)潆娐吩韴D結(jié)構(gòu)級設(shè)計(jì) 單元級設(shè)計(jì)版圖級設(shè)計(jì)電路級設(shè)計(jì)模擬集成電路的設(shè)計(jì)流程模擬集成電路的設(shè)計(jì)流程 EDA技術(shù)的一個(gè)重要應(yīng)用是ASIC（Application Specific Integrated Circuits，專用集成電路）。ASIC是面向?qū)ｉT用途的電路，以此區(qū)別于標(biāo)準(zhǔn)邏輯（Standard Logic）、通用存儲(chǔ)器、通用微處理器等電路。目前在集成電路界，ASIC被認(rèn)為是用戶專用集成電路（Customer Specific IC）,即它是專門為一

12、個(gè)用戶設(shè)計(jì)和制造的。換言之，它是根據(jù)某一用戶的特定要求，能以低研制成本、短交貨周期供貨的全定制、半定制集成電路。1.4 EDA1.4 EDA技術(shù)與技術(shù)與ASICASIC設(shè)計(jì)設(shè)計(jì)vASICASIC的特點(diǎn)的特點(diǎn) 與通用集成電路相比，ASIC在構(gòu)成電子系統(tǒng)時(shí)具有以下幾個(gè)方面的優(yōu)越性：（1）縮小體積、減輕重量、降低功耗;（2）提高可靠性;（3）易于獲得高性能;（4）可增強(qiáng)保密性;（5）在大批量應(yīng)用時(shí)，可顯著降低系統(tǒng)成本。1.4.1 ASIC1.4.1 ASIC的特點(diǎn)與分類的特點(diǎn)與分類vASICASIC的分類的分類 ASIC按功能的不同可分為數(shù)字ASIC、模擬ASIC、數(shù)模混合ASIC和微波ASIC；

13、按使用材料的不同可分為硅ASIC和砷化鎵ASIC。 一般地說，數(shù)字、模擬ASIC主要采用硅材料，微波ASIC主要采用砷化鎵材料。砷化鎵具有高速、抗輻射能力強(qiáng)、寄生電容小和工作溫度范圍寬等優(yōu)點(diǎn)，目前已在移動(dòng)通信、衛(wèi)星通信等方面得到廣泛應(yīng)用。1.4.1 ASIC1.4.1 ASIC的特點(diǎn)與分類的特點(diǎn)與分類 ASIC的設(shè)計(jì)按照版圖結(jié)構(gòu)及制造方法分，有全定制和半定制兩種實(shí)現(xiàn)方法。全定制法是一種手工設(shè)計(jì)版圖的設(shè)計(jì)方法，設(shè)計(jì)者需要使用全定制版圖設(shè)計(jì)工具來完成。半定制法是一種約束性設(shè)計(jì)方法，可再分為門陣列、標(biāo)準(zhǔn)單元和可編程邏輯器件法。1.4.2 ASIC1.4.2 ASIC的設(shè)計(jì)方法的設(shè)計(jì)方法ASICASI

14、C設(shè)計(jì)方法設(shè)計(jì)方法全定制法全定制法半定制法半定制法門陣列法門陣列法標(biāo)準(zhǔn)單元標(biāo)準(zhǔn)單元可編程邏輯器件法可編程邏輯器件法v全定制法全定制法 全定制法是一種基于晶體管級的設(shè)計(jì)方法，它主要針對要求得到最高速度、最低功耗和最省面積的芯片設(shè)計(jì)。為滿足這種要求，設(shè)計(jì)者必須使用版圖編輯工具從晶體管的版圖尺寸、位置及互連線開始親自設(shè)計(jì)，以期得到ASIC芯片的最優(yōu)性能。 1.4.2 ASIC1.4.2 ASIC的設(shè)計(jì)方法的設(shè)計(jì)方法v門陣列法門陣列法 門陣列是最早開發(fā)并得到廣泛應(yīng)用的ASIC設(shè)計(jì)技術(shù)，它是在一個(gè)芯片上把門排列成陣列形式，嚴(yán)格地講是把含有若干個(gè)器件的單元排列成陣列形式。 1.4.2 ASIC1.4.2

15、ASIC的設(shè)計(jì)方法的設(shè)計(jì)方法v標(biāo)準(zhǔn)單元法標(biāo)準(zhǔn)單元法 標(biāo)準(zhǔn)單元設(shè)計(jì)是以精心設(shè)計(jì)好的標(biāo)準(zhǔn)單元庫為基礎(chǔ)。根據(jù)需要選擇庫中的標(biāo)準(zhǔn)單元構(gòu)成電路，然后調(diào)用這些標(biāo)準(zhǔn)單元的版圖，并利用自動(dòng)布局布線軟件完成電路到版圖的最終設(shè)計(jì)。1.4.2 ASIC1.4.2 ASIC的設(shè)計(jì)方法的設(shè)計(jì)方法v可編程邏輯器件法可編程邏輯器件法 可編程邏輯器件是ASIC的一個(gè)重要分支。與前面介紹的幾類ASIC不同，它是一種已完成了全部工藝制造、可直接從市場上購得的產(chǎn)品，用戶只要對它編程就可實(shí)現(xiàn)所需要的電路功能，所以稱它為可編程ASIC。 不同設(shè)計(jì)方法的綜合比較 。1.4.2 ASIC1.4.2 ASIC的設(shè)計(jì)方法的設(shè)計(jì)方法設(shè)計(jì)方法設(shè)計(jì)

16、效率功能/面積電路速度設(shè)計(jì)出錯(cuò)率可測性可重新設(shè)計(jì)性全定制標(biāo)準(zhǔn)單元門陣列可編程邏輯器件注：注：最高（最大），高（大），最高（最大），高（大），中等，低（?。?，中等，低（?。?，最低（最?。┳畹停ㄗ钚。?微電子技術(shù)的迅速發(fā)展，集成電路設(shè)計(jì)和工藝技術(shù)水平有了很大的提高，單片集成度已經(jīng)超過上億個(gè)晶體管，從而使得將原先由許多IC芯片組成的電子系統(tǒng)集成在一個(gè)硅片上成為可能，構(gòu)成所謂的片上系統(tǒng)（System On a Chip，SOC），或系統(tǒng)芯片。SOC將系統(tǒng)的主要功能綜合到一塊芯片中，本質(zhì)上是在做一種復(fù)雜的IC設(shè)計(jì)。與普通的集成電路相比，SOC不再是一種功能單一的單元電路，而是將信號采集、信號處理、輸入和

17、輸出等完整的系統(tǒng)功能集成在一起，成為一個(gè)專用功能的電子系統(tǒng)芯片。1.4.3 SOC1.4.3 SOC設(shè)計(jì)設(shè)計(jì) IP核：IP的原來含義是知識產(chǎn)權(quán)、著作權(quán)等。在IC設(shè)計(jì)領(lǐng)域可將其理解為實(shí)現(xiàn)某種功能的設(shè)計(jì)。 SOC單片系統(tǒng)：SOC是指將一個(gè)完整的系統(tǒng)集成在一個(gè)芯片上，用一個(gè)芯片實(shí)現(xiàn)一個(gè)功能完整的系統(tǒng)，如圖所示。1.4.3 SOC1.4.3 SOC設(shè)計(jì)設(shè)計(jì)CPU核RAM/ROM核USB接口核DSP核A/D、D/A核I/O單元核 基于IP模塊的SOC設(shè)計(jì)：嵌入式設(shè)計(jì)方法中大量采用知識產(chǎn)權(quán)IP模塊的復(fù)用，就是基于IP模塊的SOC設(shè)計(jì)方法。1.4.3 SOC1.4.3 SOC設(shè)計(jì)設(shè)計(jì)IP模塊設(shè)計(jì)模塊設(shè)計(jì)IP

18、模塊設(shè)計(jì)IP模型生成含時(shí)序的全功能指令集、體系結(jié)構(gòu)總線功能時(shí)序模型測試模型平面物理模型IP模型層次模型層次電規(guī)則模型設(shè)計(jì)修正周期精度的全功能功能設(shè)計(jì)詳細(xì)時(shí)序設(shè)計(jì)物理設(shè)計(jì)系統(tǒng)芯片軟件設(shè)計(jì)IP模塊集成模塊集成 SOC的實(shí)現(xiàn)：微電子制造工藝的進(jìn)步為SOC的實(shí)現(xiàn)提供了硬件基礎(chǔ)，微電子技術(shù)的近期發(fā)展成果又為SOC的實(shí)現(xiàn)提供了多種途徑，而EDA軟件技術(shù)的提高則為SOC的實(shí)現(xiàn)創(chuàng)造了必要的開發(fā)平臺。1.4.3 SOC1.4.3 SOC設(shè)計(jì)設(shè)計(jì) 硬件描述語言（HDL）就是可以描述硬件電路的功能、信號連接關(guān)系及定時(shí)（時(shí)序）關(guān)系的語言，也是一種用形式化方法來描述數(shù)字電路和設(shè)計(jì)數(shù)字系統(tǒng)的。硬件描述語言的發(fā)展至今已有二

19、十多年的歷史，它是EDA技術(shù)的重要組成部分，也是EDA技術(shù)發(fā)展到高級階段的一個(gè)重要標(biāo)志。常用的硬件描述語言有ABEL、AHDL、VHDL、Verilog HDL、System-Verilog和System C等等。而VHDL和Verilog HDL是當(dāng)前最流行的并已成為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言，得到了眾多EDA公司的支持。 1.5 1.5 硬件描述語言硬件描述語言 VHDL VHDL VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。 Verilog HDLVerilog HDL Verilog HDL是在C語言的基礎(chǔ)上發(fā)展而來的硬件描述語言，具有簡潔、高效、易用的特點(diǎn)。不同層次的描

20、述方式比較：1.5 1.5 硬件描述語言硬件描述語言設(shè)計(jì)層次設(shè)計(jì)層次行為描述行為描述結(jié)構(gòu)描述結(jié)構(gòu)描述系統(tǒng)級系統(tǒng)算法系統(tǒng)邏輯框圖RTL級數(shù)據(jù)流圖、真值表、狀態(tài)機(jī)寄存器、ALU、ROM等分模塊描述門級布爾方程、真值表邏輯門、觸發(fā)器、鎖存器構(gòu)成的邏輯圖版圖級幾何圖形圖形連接關(guān)系A(chǔ)BEL-HDLABEL-HDL ABEL-HDL是一種最基本的硬件描述語言，它支持各種行為的輸入方式，包括布爾方程、真值表、狀態(tài)機(jī)等邏輯表達(dá)方式。1.5 1.5 硬件描述語言硬件描述語言v1.6.1 EDA1.6.1 EDA設(shè)計(jì)工具分類設(shè)計(jì)工具分類 一個(gè)EDA系統(tǒng)至少應(yīng)包括10到20個(gè)CAD工具?，F(xiàn)在EDA技術(shù)和系統(tǒng)設(shè)計(jì)工具正逐漸被理解成一個(gè)整體的概念電子系統(tǒng)設(shè)計(jì)自動(dòng)化（ESDA）。在過去30多年中，人們開發(fā)了大量的計(jì)算機(jī)輔助設(shè)計(jì)工具來幫助集成電路的設(shè)計(jì)，如圖所示。1.6 EDA1