數(shù)據(jù)庫系統(tǒng)工程師考試歷年試題分析與解答第

1、數(shù)據(jù)庫系統(tǒng)工程師考試歷年試題分析與解答（第4版）第1章計算機硬件基礎1.1計算機硬件基礎 根據(jù)考試大綱，本章要求考生掌握以下知識點。（1）計算機組成原理：CPU的組成、性能和基本工作原理。（2）存儲系統(tǒng)：存儲器的組成、多級存儲體系、RAID類型和特性。（3）I/O系統(tǒng)：常用I/O設備、通信設備的性能和基本工作原理；I/O接口的功能、類型和特點。（4）計算機體系結(jié)構：CISC/RISC、流水線操作、多處理機和并行處理。（5）可靠性和性能評測：診斷與容錯、系統(tǒng)可靠性分析評價、計算機系統(tǒng)性能評測方法、性能計算（響應時間、吞吐量、周轉(zhuǎn)時間）、性能指標和性能設計、性能測試和性能評估。從近年試題來看，有關

2、計算機硬件基礎方面考查的范圍比較廣，但所考查的知識都是一些基本概念。1.1.1試題1 試題1（2004年11月試題12）內(nèi)存按字節(jié)編址，地址從A4000H到CBFFFH,共有 （1） 字節(jié)。若用存儲容量為32K?8bit的存儲芯片構成該內(nèi)存，至少需要 （2） 片。（1）A.80K B.96K C.160K D.192K（2）A.2 B.5 C.8 D.10試題1分析由CBFFF-A4000就可以得出具體的容量大?。篊BFFF-A4000+1 = 27FFF+1,化為10進制，則為163840字節(jié)（byte），即163840 ? 1024=160K字節(jié)。因為芯片的容量是32K?8bit,即32K

3、字節(jié)（1byte=8bit），所以只要160 ? 32=5塊存儲芯片就可以實現(xiàn)該容量。試題1答案（1）C（2）B1.1.2試題2試題2（2004年11月試題3）中斷響應時間是指 （3） .（3）A.從中斷處理開始到中斷處理結(jié)束所用的時間 B.從發(fā)出中斷請求到中斷處理結(jié)束后所用的時間 C.從發(fā)出中斷請求到進入中斷處理所用的時間 D.從中斷處理結(jié)束到再次中斷請求的時間試題2分析當CPU執(zhí)行I/O請求指令時，向I/O控制器發(fā)出相應指令后，CPU并不等待I/O控制器返回的結(jié)果，而是繼續(xù)執(zhí)行其他操作。此時，I/O控制器負責和外設進行通信，當數(shù)據(jù)從其數(shù)據(jù)寄存器寫到外設后或者外設的數(shù)據(jù)寫入其數(shù)據(jù)寄存器后，I

4、/O控制器向CPU發(fā)出中斷請求，CPU響應中斷，并進行相應的處理。注意，由于I/O控制器的數(shù)據(jù)寄存器大小有限，一次I/O請求往往要經(jīng)過多次中斷過程才能完成。由于CPU無須等待I/O控制器和外設的數(shù)據(jù)交換，因此提高了整個系統(tǒng)的效率。1. 中斷的概念和分類顧名思義，中斷就是打斷CPU正在執(zhí)行的工作，讓CPU去處理其他更加重要或者更為緊迫的任務。發(fā)起中斷的事務稱為中斷源，中斷源包括I/O設備、實時時鐘、故障源、軟件中斷等。中斷系統(tǒng)使得CPU擺脫了只能按照指令順序執(zhí)行的束縛，讓計算在并行性、分時操作、故障處理等方面更加靈活。根據(jù)中斷源的不同，中斷可以分為內(nèi)部中斷和外部中斷。內(nèi)部中斷是CPU內(nèi)部產(chǎn)生的中

5、斷。在個人計算機（PC）中，內(nèi)部中斷又分為溢出中斷、除法錯中斷、斷點中斷、軟件中斷及單步中斷，可以使用軟件中斷實現(xiàn)DOS功能調(diào)用和基本BIOS調(diào)用，也可以使用單步中斷實現(xiàn)程序的調(diào)試。外部中斷的中斷源來自于CPU之外。外部中斷按照CPU的響應可以分為可屏蔽中斷和非屏蔽中斷。非屏蔽中斷是CPU一定要響應的中斷，通常是計算機發(fā)生了緊急情況（如停電等）?？善帘沃袛啻蠖嗍峭庠O和時鐘中斷，在計算機處理一些不應該打斷的任務時，可以通過設置屏蔽位來不響應這些中斷。2. 中斷處理過程CPU收到中斷請求后，如果是當前允許的中斷，那么要停止正在執(zhí)行的代碼，并把內(nèi)部寄存器入棧（保護現(xiàn)場），這個過程不能被再次打斷，所以

6、在保護現(xiàn)場的開始要先關中斷，保護完后再開中斷。保護現(xiàn)場的過程應該盡量短，以避免錯過其他中斷。這個過程消耗的時間稱為中斷響應時間。也就是說，中斷響應時間是發(fā)出中斷請求到中斷處理程序開始執(zhí)行之間的時間差。然后，CPU開始執(zhí)行中斷處理程序。中斷處理程序常常比較簡單，通常是設置一些標志位，做一些簡單的數(shù)據(jù)處理，而讓其他更耗時的處理在非中斷程序完成。中斷處理程序完成后，需要將剛才保存的現(xiàn)場恢復（恢復現(xiàn)場），把入棧的寄存器出棧，繼續(xù)執(zhí)行被中斷的程序。整個過程消耗的時間稱為中斷處理時間。當然，對于不同的中斷及不同的應用，這個時間差別比較大，而且也不是一味求短，實際編寫中斷處理程序時要考慮其重要程度。現(xiàn)在大多

7、數(shù)CPU都支持多級中斷，即在運行中斷處理程序時，還可以響應其他中斷，形成中斷嵌套。3. 中斷的判斷當有多個中斷源時，每個中斷源使用自身的中斷請求信號線與CPU相連，這種方式適用于中斷源不是很多的情況，而CPU的外部中斷引腳是有限的。CPU使用專門程序依次查詢判斷是哪個中斷源的請求，通過查詢的次序，可以實現(xiàn)中斷的優(yōu)先級控制。（1）硬件查詢：在這種方式中，有一個中斷確認信號鏈與I/O設備相連，某個外設發(fā)出中斷請求后，中斷確認信號開始在各處傳遞，發(fā)出中斷請求的外設響應這個信號。（2）總線仲裁：在這種方式中，外設需先得到總線控制權，發(fā)出中斷請求，最后將設備號通過數(shù)據(jù)總線發(fā)給CPU.總線仲裁機制決定可以

8、發(fā)信號的外設。（3）中斷向量表：中斷向量表是一張有不同中斷處理程序入口地址的表格。根據(jù)這種機制，每個中斷源有不同的中斷號，即中斷向量，當CPU收到中斷信號后，會根據(jù)中斷號查詢中斷向量表，以得到該中斷的處理程序的入口地址。試題2答案（3）C1.1.3試題3試題3（2004年11月試題4）若指令流水線把一條指令分為取指、分析和執(zhí)行三部分，且三部分的時間分別是t取指=2 ns,t分析=2 ns,t執(zhí)行=1 ns,則100條指令全部執(zhí)行完畢需 （4） ns.（4）A.13 B.183 C.193 D.203試題3分析有關流水線的執(zhí)行時間計算問題，是數(shù)據(jù)庫系統(tǒng)工程師考試中經(jīng)常出現(xiàn)的一類試題，因此，考生務

9、必要掌握流水線的基本原理和實現(xiàn)過程，以及影響流水線效率的因素。在流水線中，其實每一條指令的執(zhí)行時間并沒有減少，而第一條指令完全沒有能發(fā)揮流水線的優(yōu)勢，只有在3操作周期的時間后才能執(zhí)行完成，剩下的時間里每個操作周期將完成一條指令。同時，為了便于設計，一般取流水線中耗時最長的那個部分所需要的時間作為操作周期。設流水線由m段組成，每段所需時間分別為（1 i m），完成n個任務的實際時間可計算如下：（為最慢的一段所需時間）流水線的操作周期受到基本操作中最慢的那個操作的制約。這里最慢的操作所需時間是2 ns,所以操作周期是2 ns.即總時間為：注：實際設計時，這里應該是204 ns.因為每個部分都采用操

10、作周期計算，而操作周期為2 ns,即第1條指令完畢需要的時間是6 ns而不是5 ns.試題3答案（4）D1.1.4試題4試題4（2004年11月試題5）在單指令流多數(shù)據(jù)流計算機（SIMD）中，各處理單元必須 （5） .（5）A.以同步方式，在同一時間內(nèi)執(zhí)行不同的指令 B.以同步方式，在同一時間內(nèi)執(zhí)行同一條指令 C.以異步方式，在同一時間內(nèi)執(zhí)行不同的指令 D.以異步方式，在同一時間內(nèi)執(zhí)行同一條指令試題4分析1966年，Michael.J.Flynn提出根據(jù)指令流、數(shù)據(jù)流的多倍性特征對計算機系統(tǒng)進行分類（通常稱為Flynn分類法），有關定義如下所述。指令流：指機器執(zhí)行的指令序列。數(shù)據(jù)流：指由指令流

11、調(diào)用的數(shù)據(jù)序列，包括輸入數(shù)據(jù)和中間結(jié)果，但不包括輸出數(shù)據(jù)。多倍性：指在系統(tǒng)性能瓶頸部件上同時處于同一執(zhí)行階段的指令或數(shù)據(jù)的最大可能個數(shù)。Flynn根據(jù)不同的指令流-數(shù)據(jù)流組織方式，把計算機系統(tǒng)分成四類，如表1-1所示。表1-1 Flynn分類法（1）單指令流單數(shù)據(jù)流（SISD）：SISD其實就是傳統(tǒng)的順序執(zhí)行的單處理器計算機，其指令部件每次只對一條指令進行譯碼，并且只為一個操作部件分配數(shù)據(jù)。流水線方式的單處理機有時也被當做SISD.值得注意的是，Intel公司的奔騰PII中開始采用MMX技術，引進了一些新的通用指令，從某種意義上使用了單指令流多數(shù)據(jù)流的思想，但是，與Intel公司的前幾代產(chǎn)品（

12、X86/Pentium）相比，其指令序列的執(zhí)行方式和調(diào)用數(shù)據(jù)的方式?jīng)]有發(fā)生根本性的變化，所以從整體上來看，采用奔騰PII芯片的PC仍屬于SISD類。（2）單指令流多數(shù)據(jù)流（SIMD）：SIMD以并行處理機（陣列處理機）為代表，并行處理機包括多個重復的處理單元PU1PUn,由單一指令部件控制，按照同一指令流的要求為它們分配各自所需的不同數(shù)據(jù)。相聯(lián)處理機也屬于這一類。（3）多指令流單數(shù)據(jù)流（MISD）：MISD具有n個處理單元，按n條不同指令的要求對同一數(shù)據(jù)流及其中間結(jié)果進行不同的處理。一個處理單元的輸出又作為另一個處理單元的輸入。這類系統(tǒng)實際上很少見到。有文獻把流水線看做多個指令部件，稱流水線計

13、算機是MISD.（4）多指令流多數(shù)據(jù)流（MIMD）：MIMD是指能實現(xiàn)作業(yè)、任務、指令等各級全面并行的多機系統(tǒng)。多處理機屬于MIMD.當前的高性能服務器與超級計算機大多具有多個處理機，能進行多任務處理，稱為多處理機系統(tǒng)。不論是大規(guī)模并行處理機MPP（Massively Parallel Processor）或?qū)ΨQ多處理機SMP（Symmetrical Multi-Processor），都屬于這一類。Flynn分類法是最普遍使用的分類法。其他的分類法還有：（1）馮氏分類法：由馮澤云在1972年提出，馮氏分類法用計算機系統(tǒng)在單位時間內(nèi)所能處理的最大二進制位數(shù)來對計算機系統(tǒng)進行分類。（2）Handl

14、er分類法：由Wolfgan Handler在1977年提出，Handler分類法根據(jù)計算機指令執(zhí)行的并行度和流水線來對計算機系統(tǒng)進行分類。（3）Kuck分類法：由David J.Kuck在1978年提出，Kuck分類法與Flynn分類法相似，也是用指令流、執(zhí)行流和多倍性來描述計算機系統(tǒng)特征，但其強調(diào)執(zhí)行流而不是數(shù)據(jù)流的概念。試題4答案（5）B1.1.5試題5 試題5（2004年11月試題6）單個磁頭在向盤片的磁性涂料層上寫入數(shù)據(jù)時，是以 （6） 方式寫入的。（6）A.并行 B.并-串行 C.串行 D.串-并行試題5分析串行通信中，兩個設備之間通過一對信號線進行通信，其中一根為信號線，另外一根

15、為信號地線，信號電流通過信號線到達目標設備，再經(jīng)過信號地線返回，構成一個信號回路。并行通信中，基本原理與串行通信沒有區(qū)別。只不過使用了成倍的信號線路，從而一次可以傳送更多位信號。單磁頭可以看做一對信號線路，所以是以串行方式寫入數(shù)據(jù)。試題5答案（6）C1.1.6試題6試題6（2004年11月試題78）容量為64塊的Cache采用組相聯(lián)方式映像，每塊大小為128個字，每4塊為一組。若主存容量為4096塊，且以字編址，那么主存地址應該為 （7） 位，主存區(qū)號為（8） 位。（7）A.16 B.17 C.18 D.19（8）A.5 B.6 C.7 D.8試題6分析Cache（高速緩沖存儲器）的功能是提高

16、CPU數(shù)據(jù)輸入/輸出的速率，突破所謂的馮諾依曼瓶頸,即CPU與存儲系統(tǒng)間數(shù)據(jù)傳送帶寬限制。高速存儲器能以極高的速率進行數(shù)據(jù)的訪問，但由于其價格高昂，如果計算機的主存儲器完全由這種高速存儲器組成則會大大增加計算機的成本。通常在CPU和主存儲器之間設置小容量的Cache.Cache容量小但速度快，主存儲器速度較低但容量大，通過優(yōu)化調(diào)度算法，系統(tǒng)的性能會大大改善，仿佛其存儲系統(tǒng)容量與主存相當而訪問速度近似于Cache.在計算機的存儲系統(tǒng)體系中，Cache是訪問速度最快的層次。使用Cache改善系統(tǒng)性能的依據(jù)是程序的局部性原理。依據(jù)局部性原理，把主存儲器中訪問概率高的內(nèi)容存放在Cache中，當CPU需

17、要讀取數(shù)據(jù)時就首先在Cache中查找是否有所需內(nèi)容，如果有則直接從Cache中讀?。蝗魶]有，則再從主存中讀取該數(shù)據(jù)，然后同時送往CPU和Cache.如果CPU需要訪問的內(nèi)容大多都能在Cache中找到（稱為訪問命中，hit），則可以大大提高系統(tǒng)性能。當CPU發(fā)出訪問請求后，存儲器地址先被送到Cache控制器以確定所需數(shù)據(jù)是否已在Cache中，若命中則直接對Cache進行訪問。這個過程稱為Cache的地址映射。常見的映射方法有直接映射、相聯(lián)映射和組相聯(lián)映射。（1）直接映射：以隨機存取存儲器作為Cache存儲器，硬件電路較簡單。在進行映射時，存儲器的地址被分成三部分，從高到低依次為：高位地址標識符、

18、塊號，以及塊內(nèi)地址。首先按照塊號訪問Cache,把該塊的tag值與存儲器地址中的tag域進行比較，若相同則根據(jù)地址中的word域?qū)υ擁棓?shù)據(jù)進行讀寫，若tag不相符則說明訪問未命中。直接映射方式也是一種多對一的映射關系。（2）相聯(lián)映射：使用相聯(lián)存儲器作為Cache,其速度快于直接映射，但是硬件電路較復雜，而且價格也較昂貴。使用相聯(lián)存儲器組成的Cache存儲器，其基本單元分成兩部分：地址部分和數(shù)據(jù)部分。數(shù)據(jù)部分用于存放數(shù)據(jù)，而地址部分則存放該數(shù)據(jù)的存儲器地址。當進行映射時，相聯(lián)存儲器把CPU發(fā)出的存儲器地址與Cache內(nèi)所有的地址信息同時進行比較，以確定是否命中。全相聯(lián)映射方式因其電路難于設計和實

19、現(xiàn)，而只適用于小容量Cache.（3）組相聯(lián)映射：組相聯(lián)映射的每一個Cache塊中有兩個或兩個以上不同的tag域，每一個tag域則對應著一個數(shù)據(jù)域。這樣，Cache中同一項的兩個（或多個）數(shù)據(jù)有相同的block值和word值，但是可以有不同的tag值，從而彌補了直接映射機制的缺陷。當CPU發(fā)出讀寫請求后，地址信息中的block域用來訪問Cache存儲器。存儲器地址所含的tag域則同時和同一塊中所有的tag進行比較，以確定是否命中。為了加快tag的比較過程，可以采用相聯(lián)存儲器的方式并行地進行比較，這就是組相聯(lián)名稱的由來。組相聯(lián)映射方式適度地兼顧了相聯(lián)和直接映射兩種方式的優(yōu)點。在Cache容量相等

20、的條件下，組相聯(lián)映射比直接映射方式有更高的命中率。若計算機的Cache容量大，速度快，而且運行的程序又能使CPU讀寫的數(shù)據(jù)經(jīng)常在Cache中獲得，則該程序執(zhí)行的速度就快，也就是說如果程序短，訪問存儲器的局部性比較大，Cache的命中率就會比一般程序高。采用這種程序來評價計算機性能時往往性能偏好。本題為組相聯(lián)的Cache,存儲器的主存地址和Cache地址格式為：區(qū)號的長度由主存分區(qū)的區(qū)數(shù)確定，組號的長度由一個區(qū)所分的組數(shù)確定，塊號的長度由一個組所分的塊數(shù)確定，塊內(nèi)地址由塊的大小確定。所以依據(jù)題意得：Cache分4塊為一組，所以塊長度 = log24 = 2;64塊的Cache可以分為16組，所以

21、組號長度 = log216 = 4;字塊大小為128,所以塊內(nèi)地址長度 = log2128 = 7.由于Cache分為64塊，所以主存分為4096/64 = 64個區(qū)，區(qū)號長度 = log264 = 6.主存塊長度 = log24 = 2;主存組號長度 = log216 = 4;主存塊內(nèi)地址長度 = log2128 = 7.總長度 = 區(qū)號長度+組號長度+塊長度+塊內(nèi)地址長度=19.試題6答案（7）D（8）B1.1.7試題7試題7（2005年5月試題12）在計算機中，最適合進行數(shù)字加減運算的數(shù)字編碼是 （1） ,最適合表示浮點數(shù)階碼的數(shù)字編碼是 （2） .（1）A.原碼 B.反碼 C.補碼 D

22、.移碼（2）A.原碼 B.反碼 C.補碼 D.移碼試題7分析本題實際上是考查考生對原碼、反碼、補碼和移碼的理解，如果對這幾種碼制的特性比較熟悉，題目自然就迎刃而解了。一個正數(shù)的原碼、補碼、反碼是相同的，負數(shù)則不同。下面簡單介紹一下這幾種碼制的各自特色。1.原碼原碼是將最高位用做符號位（0表示正數(shù)，1表示負數(shù)），其余各位代表數(shù)值本身的絕對值的表示形式。這種方式是最容易理解的。例如，+11的原碼是00001011,-11的原碼是10001011.但是在計算時直接使用原碼會有麻煩。比如（1）10+（-1）10 = 0,如果直接使用原碼，則：（00000001）2 + （1000001）2= （100

23、00010）2這樣計算的結(jié)果是-2,也就是說，使用原碼直接參與計算可能會出現(xiàn)錯誤的結(jié)果。所以，原碼的符號位不能直接參與計算，必須和其他位分開，這樣會增加硬件的開銷和復雜性。2.反碼正數(shù)的反碼與原碼相同。負數(shù)的反碼符號位為1,其余各位為該數(shù)絕對值的原碼按位取反。這個取反的過程使得這種編碼稱為反碼。例如，-11的反碼是11110100.同樣對上面的加法，使用反碼的結(jié)果是：（00000001）2 + （11111110）2 = （11111111）2這樣的結(jié)果是負0,而在人們普遍的觀念中，0是不分正負的。反碼與原碼的特性剛好相反，反碼的符號位可以直接參與計算，減法運算能得到正確結(jié)果，但直接進行加法運

24、算無法得到正確結(jié)果。3.補碼正數(shù)的補碼與原碼相同。負數(shù)的補碼是該數(shù)的反碼加1,這個加1就是補.例如，-11的補碼是11110101.再次做加法是這樣的：（00000001）2 + （11111111）2 = （00000000）2因此，直接使用補碼進行計算的結(jié)果是正確的。對一個補碼表示的數(shù)，要計算其原碼，只要對它再次求補就可以了。由于補碼能使符號位與有效值部分一起參加運算，從而簡化運算規(guī)則，同時它也使減法運算轉(zhuǎn)換為加法運算，進一步簡化計算機中運算器的電路，所以在大部分計算機系統(tǒng)中，數(shù)據(jù)都使用補碼表示。4.移碼移碼是在補碼的基礎上把首位取反得到的，這樣使得移碼非常適合于階碼的運算，所以移碼常用于

25、表示階碼。試題7答案（1）C（2）D1.1.8試題8 試題8（2005年5月試題3）如果主存容量為16MB,且按字節(jié)編址，表示該主存地址至少應需要 （3） 位。（3）A.16 B.20 C.24 D.32試題8分析根據(jù)主存容量或芯片的規(guī)格求地址的位數(shù)，或者數(shù)據(jù)線的數(shù)量，這種題型在考試中經(jīng)常出現(xiàn)，知道規(guī)則就很容易解題。只要把主存的容量寫成2的N次方的形式，即可求得地址線的數(shù)目。這個N就是地址的位數(shù)，例如，題目中的16M=224 ,所以，表示該主存地址至少需要24位。其實這種規(guī)律也是從實踐過程中總結(jié)出來的，我們來看幾個簡單的例子：如果地址線有1根，則可以表示2個地址，即0,1,剛好滿足21=2;如

26、果地址線有2根，則可以表示4個地址，即00,01,10,11,滿足22=4;如果地址線有3根，則可以表示8個地址，即000,001,010,011,100,101,110,111,滿足23=8;依次類推，也就把規(guī)律總結(jié)出來了。試題8答案（3）C1.1.9試題9試題9（2005年5月試題46）操作數(shù)所處的位置，可以決定指令的尋址方式。操作數(shù)包含在指令中，尋址方式為 （4） ;操作數(shù)在寄存器中，尋址方式為 （5） ;操作數(shù)的地址在寄存器中，尋址方式為 （6） .（4）A.立即尋址B.直接尋址C.寄存器尋址D.寄存器間接尋址（5）A.立即尋址 B.相對尋址 C.寄存器尋址D.寄存器間接尋址（6）A.

27、相對尋址B.直接尋址 C.寄存器尋址D.寄存器間接尋址試題9分析本題考查的是考生對操作數(shù)幾種基本尋址方式的理解。操作數(shù)尋址有以下方式。1.隱含尋址在指令中不明顯地給出而是隱含著操作數(shù)的地址。例如，單地址的指令格式，沒有在地址字段中指明第二操作數(shù)地址，而是規(guī)定累加寄存器AC作為第二操作數(shù)地址，AC對單地址指令格式來說是隱含地址。2.立即尋址指令的地址字段指出的不是操作數(shù)的地址，而是操作數(shù)本身。這種方式的特點是指令執(zhí)行時間很短，不需要訪問內(nèi)存取數(shù)。題目中所說的操作數(shù)包含在指令中的尋址方式就是立即尋址。例如，單地址的移位指令格式為：這里D不是地址，而是一個操作數(shù)。F為標志位，當F=1時，操作數(shù)進行右

28、移；當F=0時，操作數(shù)進行左移。3.直接尋址直接尋址的特點是在指令的地址字段中直接指出操作數(shù)在內(nèi)存的地址D.采用直接尋址方式時，指令字中的形式地址D就是操作數(shù)的有效地址E,即E=D.因此，通常又把形式地址D稱為直接地址。此時，由尋址模式給予指示。如果用S表示操作數(shù)，那么直接尋址的邏輯表達式為S=（E）=（D）。4.間接尋址間接尋址的情況下，指令地址字段中的形式地址D不是操作數(shù)的真正地址，而是操作數(shù)地址的指示器，D單元的內(nèi)容才是操作數(shù)的有效地址。如果把直接尋址和間接尋址結(jié)合起來，則指令有如下形式：尋址特征位I=0,表示直接尋址，這時有效地址E=D;I=1,表示間接尋址，這時有效地址E=（D）。間

29、接尋址方式是早期計算機中經(jīng)常采用的方式，但由于兩次訪問內(nèi)存，影響指令執(zhí)行速度，現(xiàn)在已不大使用。5.寄存器尋址方式和寄存器間接尋址方式當操作數(shù)不是放在內(nèi)存中，而是放在CPU的通用寄存器中時，可采用寄存器尋址方式。此時指令中給出的操作數(shù)地址不是內(nèi)存的地址單元號，而是通用寄存器的編號。這也就是題目中所說的操作數(shù)在寄存器中的尋址方式。寄存器間接尋址方式與寄存器尋址方式的區(qū)別在于：前者指令格式中的寄存器內(nèi)容不是操作數(shù)，而是操作數(shù)的地址，該地址指明的操作數(shù)在內(nèi)存中。這也就是題目中所說的操作數(shù)的地址在寄存器中的尋址方式。6.相對尋址方式相對尋址是指把程序計數(shù)器PC的內(nèi)容加上指令中的形式地址D而形成操作數(shù)的有

30、效地址。程序計數(shù)器的內(nèi)容就是當前指令的地址。相對尋址是相對于當前的指令地址而言的。采用相對尋址方式的好處是程序員無須用指令的絕對地址編程，所編寫的程序可以放在內(nèi)存中的任何地方。在相對尋址方式中，形式地址D通常稱為偏移量，其值可正可負，相對于當前指令地址進行浮動。7.基址尋址方式基址尋址方式是將CPU中基址寄存器的內(nèi)容加上指令中的形式地址而形成操作數(shù)的有效地址。它的優(yōu)點是可以擴大尋址能力。與形式地址相比，基址寄存器的位數(shù)可以設置得很長，從而可以在較大的存儲空間中尋址。8.變址尋址方式變址尋址方式與基址尋址方式計算有效地址的方法很相似，它把CPU中某個變址寄存器的內(nèi)容與偏移量D相加來形成操作數(shù)有效

31、地址。但使用變址尋址方式的目的不在于擴大尋址空間，而在于實現(xiàn)程序塊的規(guī)律性變化。9.塊尋址方式塊尋址方式經(jīng)常用在I/O指令中，以實現(xiàn)外存儲器或外圍設備同內(nèi)存之間的數(shù)據(jù)塊傳送。塊尋址方式在內(nèi)存中還可用于數(shù)據(jù)塊遷移。塊尋址時，通常在指令中指出數(shù)據(jù)塊的起始地址（首地址）和數(shù)據(jù)塊的長度（字數(shù)或字節(jié)數(shù)）。如果數(shù)據(jù)塊是變長的，可用三種方法指出它的長度：在指令中畫出字段指出長度；指令格式中指出數(shù)據(jù)塊的首地址與末地址；由塊結(jié)束字符指出數(shù)據(jù)塊長度。10.段尋址方式微型機中采用了段尋址方式，例如它們可以給定一個20位的地址，從而有1MB存儲空間的直接尋址能力。為此將整個1MB空間以64KB為單位劃分成若干段。在尋

32、址一個內(nèi)存具體單元時，由一個基地址再加上某些寄存器提供的16位偏移量來形成實際的20位物理地址。這個基地址就是CPU中的段寄存器。在形成20位物理地址時，段寄存器中的16位數(shù)會自動左移4位，然后以16位偏移量相加，即可形成所需的內(nèi)存地址。這種尋址方式的實質(zhì)還是基址尋址。試題9答案（4）A（5）C（6）D1.1.10試題10試題10（2005年5月試題7）三個可靠度R均為0.8的部件串聯(lián)構成一個系統(tǒng)，如圖1-1所示。圖1-1 串聯(lián)系統(tǒng)則該系統(tǒng)的可靠度為 （7） .試題10分析計算機系統(tǒng)是一個復雜的系統(tǒng)，而且影響其可靠性的因素也非常繁復，很難直接對其進行可靠性分析；但通過建立適當?shù)臄?shù)學模型，把大系

33、統(tǒng)分割成若干子系統(tǒng)，可以簡化其分析過程。常見的系統(tǒng)可靠性數(shù)學模型有以下三種。1.串聯(lián)系統(tǒng)假設一個系統(tǒng)由n個子系統(tǒng)組成，當且僅當所有的子系統(tǒng)都能正常工作時，系統(tǒng)才能正常工作，這種系統(tǒng)稱為串聯(lián)系統(tǒng)，如圖1-2所示。圖1-2 串聯(lián)系統(tǒng)設系統(tǒng)各個子系統(tǒng)的可靠性分別用R1,R2,，Rn表示，則系統(tǒng)的可靠性為：R = R1R2Rn如果系統(tǒng)的各個子系統(tǒng)的失效率分別用1,2,，n來表示，則系統(tǒng)的失效率為： = 12n2.并聯(lián)系統(tǒng)假如一個系統(tǒng)由n個子系統(tǒng)組成，只要有一個子系統(tǒng)能夠正常工作，系統(tǒng)就能正常工作，這種系統(tǒng)稱為并聯(lián)系統(tǒng)，如圖1-3所示。圖1-3 并聯(lián)系統(tǒng)設系統(tǒng)各個子系統(tǒng)的可靠性分別用R1,R2,，Rn表

34、示，則系統(tǒng)的可靠性為：假如所有的子系統(tǒng)的失效率均為l,則系統(tǒng)的失效率為：在并聯(lián)系統(tǒng)中只有一個子系統(tǒng)是真正需要的，其余n-1個子系統(tǒng)稱為冗余子系統(tǒng)，隨著冗余子系統(tǒng)數(shù)量的增加，系統(tǒng)的平均無故障時間也增加了。3.模冗余系統(tǒng)m模冗余系統(tǒng)由m個（m = 2n+1,為奇數(shù)）相同的子系統(tǒng)和一個表決器組成，經(jīng)過表決器表決后，m個子系統(tǒng)中占多數(shù)相同結(jié)果的輸出作為系統(tǒng)的輸出，如圖1-4所示。圖1-4 模冗余系統(tǒng)在m個子系統(tǒng)中，只有n+1個或n+1個以上的子系統(tǒng)能正常工作，系統(tǒng)才能正常工作，輸出正確結(jié)果。假設表決器是完全可靠的，每個子系統(tǒng)的可靠性為R0,則m模冗余系統(tǒng)的可靠性為：其中為從m個元素中取j個元素的組合數(shù)

35、。顯然，本題是一個簡單的串聯(lián)系統(tǒng)可靠性計算的試題，其可靠性為：試題10答案（7）B1.1.11試題11試題11（2005年5月試題1516）存儲在磁盤上的數(shù)據(jù)的排列方式會影響I/O服務的總時間。假設每磁道劃分成10個物理塊，每塊存放1個邏輯記錄。邏輯記錄R1,R2,，R10存放在同一個磁道上，記錄的安排順序如表1-2所示。表1-2 記錄的安排順序假定磁盤的旋轉(zhuǎn)速度為20ms/周，磁頭當前處在R1的開始處。若系統(tǒng)順序處理這些記錄，使用單緩沖區(qū)，每個記錄處理時間為4ms,則處理這10個記錄的最長時間為 （15） ;對信息存儲進行優(yōu)化分布后，處理10個記錄的最少時間為 （16） .（15）A.180

36、ms B.200ms C.204ms D.220ms（16）A.40ms B.60ms C.100ms D.160ms試題11分析首先從磁盤的轉(zhuǎn)速20ms/周，我們可以知道，讀取一條記錄需要2ms.值得注意的一點是：處理一條記錄的前提是將其讀出來。處理第1條記錄時，要先將其讀取出來，再進行處理，所以處理R1所需時間為2ms+4ms,當R1處理完時，磁頭已經(jīng)轉(zhuǎn)到了R4的位置，此時要將其調(diào)整到R2的位置，需要經(jīng)過R5,R6,R7,R8,R9,R10,R1,這樣要耗16ms的時間，再加上讀取R2需要2ms以及處理數(shù)據(jù)的4ms,R2的總處理時間應為22ms.依次類推，處理這10個記錄的時間為：從上面的

37、分析，我們知道，大部分時間消耗在磁頭回移的過程中。為了減少這種時間消耗，可以對排列順序進行優(yōu)化，優(yōu)化后的排列順序應為：R1,R8,R5,R2,R9,R6,R3,R10,R7,R4.這樣，處理完R1時，磁頭就到了R2的位置。直接讀取R2,處理R2,處理完R2,磁頭又到了R3的位置。依次類推，每條記錄的讀取及處理時間為：2ms+4ms=6ms,所以總時間為.試題11答案（15）C（16）B1.1.12試題12 試題12（2006年5月試題1）兩個同符號的數(shù)相加或異符號的數(shù)相減，所得結(jié)果的符號位SF和進位標志CF進行（1） 運算為l時，表示運算的結(jié)果產(chǎn)生溢出。（l）A.與 B.或 C.與非 D.異或

38、試題12分析在兩個有符號數(shù)進行加減運算時，如果運算結(jié)果超出上述可表示的有效范圍，就會發(fā)生溢出，使計算結(jié)果出錯。顯然，溢出只能出現(xiàn)在兩個同符號數(shù)相加或兩個異符號數(shù)相減的情況下。一個有符號數(shù)的運算相加或異符號數(shù)相減時，如果次高位向最高位有進位（或借位），而最高位向前無進位（或借位），則結(jié)果發(fā)生溢出。平常我們把這個叫做正溢出。反過來，如果次高位向最高位無進位（或借位），而最高位向前有進位（或借位），則結(jié)果也發(fā)生溢出。平常我們把這個叫做負溢出。有符號數(shù)算術運算的溢出可根據(jù)運算結(jié)果的符號位和進位標志判別。溢出的邏輯表達式為：VF=SFCF,即符號位和進位標志相異或，當異或結(jié)果為0時，則表示沒有溢出。試題

39、12答案（1）D1.1.13試題13試題13（2006年5月試題2）若浮點數(shù)的階碼用移碼表示，尾數(shù)用補碼表示。兩規(guī)格化浮點數(shù)相乘，最后對結(jié)果規(guī)格化時，右規(guī)的右移位數(shù)最多為 （2） 位。（2）A.l B.2 C.尾數(shù)位數(shù) D.尾數(shù)位數(shù)-l試題13分析為了充分利用尾數(shù)來表示更多的有效數(shù)字，即提高數(shù)據(jù)的表示精度，通常采用規(guī)格化浮點數(shù)。規(guī)定浮點數(shù)在運算結(jié)束將運算結(jié)果存到計算機中時，必須是規(guī)格化的浮點數(shù)。規(guī)格化浮點數(shù)尾數(shù)的最高數(shù)值位是有效數(shù)字，即正尾數(shù)0.5F1,負尾數(shù)-1F-0.5.要求規(guī)格化以后，其尾數(shù)部分是正數(shù)時為0.1的形式；是負數(shù)時，對于原碼為1.1的形式，對于補碼為1.0的形式，可以通過尾數(shù)

40、小數(shù)點的左右移動和階碼的變化實現(xiàn)。那么，將兩個尾數(shù)相乘，則積的最高數(shù)值位是有效數(shù)字，即正尾數(shù)0.25補F1補，負尾數(shù)-1補 0.75從而可以求出部件4的可靠度應不小于0.92.試題20答案（4）C1.1.21試題21 試題21（2007年5月試題5）指令流水線將一條指令的執(zhí)行過程分為四步，其中第1、2和4步的經(jīng)過時間為,如圖1-7所示。若該流水線順序執(zhí)行 50 條指令共用153t,并且不考慮相關問題，則該流水線的瓶頸第3步的時間為 （5）t.圖1-7 某指令流水線（5）A. 2 B. 3 C. 4 D. 5試題21分析根據(jù)題意可以看到，在此流水線中順序執(zhí)行50條指令用了153t,流水線的瓶頸必

41、定是第3步。假定流水線中第3步經(jīng)過的時間為x,該指令流水線順序執(zhí)行50條指令所用的時間為,從而算出第3步經(jīng)過的時間為3t.試題21答案（5）B1.1.22試題22 試題22（2007年5月試題6）系統(tǒng)響應時間和作業(yè)吞吐量是衡量計算機系統(tǒng)性能的重要指標。對于一個持續(xù)處理業(yè)務的系統(tǒng)而言，其 （6） .（6）A. 響應時間越短，作業(yè)吞吐量越小 B. 響應時間越短，作業(yè)吞吐量越大 C. 響應時間越長，作業(yè)吞吐量越大 D. 響應時間不會影響作業(yè)吞吐量試題22分析系統(tǒng)響應時間是指用戶發(fā)出完整請求到系統(tǒng)完成任務給出響應的時間間隔。作業(yè)吞吐量是指單位時間內(nèi)系統(tǒng)完成的任務量。若一個給定系統(tǒng)持續(xù)地收到用戶提交的任

42、務請求，則系統(tǒng)的響應時間將對作業(yè)吞吐量造成一定影響。若每個任務的響應時間越短，則系統(tǒng)的空閑資源越多，整個系統(tǒng)在單位時間內(nèi)完成的任務量將越大；反之，若響應時間越成長，則系統(tǒng)的空閑資源越少，整個系統(tǒng)在單位時間內(nèi)完成的任務量將越少。試題22答案（6）B1.1.23試題23試題23（2007年11月試題12）在指令系統(tǒng)的各種尋址方式中，獲取操作數(shù)最快的方式是 （1） .若操作數(shù)的地址包含在指令中，則屬于 （2） 方式。（1）A. 直接尋址 B. 立即尋址 C. 寄存器尋址 D. 間接尋址（2）A. 直接尋址 B. 立即尋址 C. 寄存器尋址 D. 間接尋址試題23分析有關各種尋址方式的詳細知識，請參考

43、試題9的分析。（1）直接尋址方式：有效地址EA由指令直接給出。（2）立即尋址方式：操作數(shù)在指令中給出。（3）寄存器尋址方式：操作數(shù)在指定的寄存器中。（4）寄存器間接尋址方式：EA在基址寄存器（BX/BP）或變址寄存器（SI/DI）中。試題23答案（1）B （2）A1.1.24試題24 試題24（2007年11月試題3）系統(tǒng)響應時間和作業(yè)吞吐量是衡量計算機系統(tǒng)性能的重要指標。對于一個持續(xù)處理業(yè)務的系統(tǒng)而言， （3） ,表明其性能越好。（3）A. 響應時間越短，作業(yè)吞吐量越小 B. 響應時間越短，作業(yè)吞吐量越大 C. 響應時間越長，作業(yè)吞吐量越大 D. 響應時間不會影響作業(yè)吞吐量試題24分析系統(tǒng)吞

44、吐量，即每秒鐘執(zhí)行的作業(yè)數(shù)。系統(tǒng)吞吐量越大，則系統(tǒng)的處理能力就越強。系統(tǒng)吞吐量與系統(tǒng)硬、軟件的選擇有著直接的關系，如果要求系統(tǒng)具有較大的吞吐量，就應當選擇具有較高性能的計算機和網(wǎng)絡系統(tǒng)。系統(tǒng)響應時間是從用戶向系統(tǒng)發(fā)出一個作業(yè)請求開始，經(jīng)系統(tǒng)處理后給出應答結(jié)果的時間。如果要求系統(tǒng)具有較短的響應時間，就應當選擇運算速度較快的CPU及具有較高傳遞速率的通信線路，如實時應用系統(tǒng)。試題24答案（3）B1.1.25試題25 試題25（2007年11月試題45）若每一條指令都可以分解為取指、分析和執(zhí)行三步。已知取指時間t取指=4,分析時間t分析=3,執(zhí)行時間t執(zhí)行=5.如果按串行方式執(zhí)行完100條指令需要

45、（4）.如果按照流水線方式執(zhí)行，執(zhí)行完100條指令需要 （5）.（4）A. 1190 B.1195C. 1200 D.1205（5）A. 504 B. 507 C. 508 D. 510試題25分析按順序方式執(zhí)行指令，每條指令從取指到執(zhí)行共耗時12?t,所以100條指令共耗時：.有關流水線連續(xù)執(zhí)行指令所需時間，請參考試題3的分析。在本題中，采用流水線的耗時為：試題25答案（4）C（5）B1.1.26試題26 試題26（2007年11月試題6）若內(nèi)存地址區(qū)間為4000H43FFH,每個存儲單元可存儲16位二進制數(shù)，該內(nèi)存區(qū)域由4片存儲器芯片構成，則構成該內(nèi)存所用的存儲器芯片的容量是 （6） .（

46、6）A. 51216bit B. 2568bit C. 25616bit D. 10248bit試題26分析內(nèi)存從4000H到43FFH的內(nèi)存有 43FFH-4000H+1=1024 個字節(jié)，由于每個存儲單元可存儲16位二進制數(shù)，內(nèi)存區(qū)域用4片存儲器芯片構成，因此每片的容量為1024/416bit=25616 bit.試題26答案（6）C1.1.27試題27 試題27（2008年5月試題1）在計算機體系結(jié)構中，CPU 內(nèi)部包括程序計數(shù)器 PC、存儲器數(shù)據(jù)寄存器 MDR、指令寄存器IR 和存儲器地址寄存器MAR 等。若CPU 要執(zhí)行的指令為：MOV R0, #100（即將數(shù)值100傳送到寄存器R0中），則CPU 首先要完成的操作是 （1） .（1）A.100R0 B. 100MDR C. PCMAR D. PCIR試題27分析指令的執(zhí)行過程一般為：到內(nèi)存讀取指令，控制器分析指令，控