《計算機組成原理》課程設計指導書

1、計算機組成原理課程設計指導書專業(yè)： 計算機科學與技術指導教師 ： XXX計算機科學與技術系2010年5月1日一課程設計的目的、任務與要求通過該課程設計的學習，利用先進的EDA設計手段， 總結(jié)計算機組成原理課程的學習內(nèi)容，學會 QuartusII的使用、層次化設計方法、多路開關，邏輯運算部件，移位器設計、微程序控制的運算器設計、微程序控制的存儲器設計、簡單計算機的設計，從而鞏固課堂知識、深化學習內(nèi)容、完成教學大綱要求，學好計算機科學與技術專業(yè)的專業(yè)基礎課。每個同學必須將自己做的內(nèi)容以PPT的方式進行講解，同時提交一份紙質(zhì)的實驗報告和電子文檔。二選題的原則及題目難度、深度、廣度分析首先設計幾個必做

2、的項目，項目難度比較低，讓大部分同學都可以完成，其目的主要是考核學生的自學能力和表達能力，以及將理論應用于實踐的能力。另外再設計一些綜合性比較強的項目，各個項目的難易程度相接近，對于難度較小的項目或難度較大的項目，在最后評定成績時要給出相應的難度系數(shù)，在做綜合實驗時要鼓勵學生有創(chuàng)新，對于創(chuàng)新比較強的學生可以給予適當?shù)募臃?。三課程設計內(nèi)容實驗環(huán)境： TD CMA和微機各 1 臺序號實驗項目實驗內(nèi)容要求性質(zhì)名稱1QuartusII在本次實驗中， 學會 QuartusII軟件的使用， 然后必做驗證的使用利用此系統(tǒng)完成：1) 一位全加器設計2) 并行八位寄存器設計。下載到實驗箱上，在實驗箱上驗證。2層

3、次化設計在本次實驗中，學會層次化設計方法，利用該方法必做設計方法完成：1)同步二進制計數(shù)器2)多位二進制加法器下載到實驗箱上，在實驗箱上驗證。3多路開關，在本次實驗中，完成多路開關、邏輯運算部件，移必做設計邏輯運算部位器設計為下面的運算器、存儲器設計做好準備。件，移位器設計14復雜模型機利用 TD-CMA平臺，設計一套完整的指令系統(tǒng)，并選做設計設計下載到實驗平臺進行驗證。5微程序控制利用 TD CMA平臺，設計一個微程序控制器，并進選做設計器設計行驗證。6簡單計算機按要求設計一臺由簡單指令作為指令集的計算機，選做設計的設計并用該簡單指令編寫一段程序，運行該程序，得出正確結(jié)果。7補碼除法器請給出

4、此除法器的VHDL 功能描述，將其作為選做設計設計QuartusII 的輸入文件，由 QuartusII進行綜合和模擬，自己設計測試向量波形，并通過分析模擬結(jié)果驗證設計的正確性。8ALU設計請給出 ALU的 VHDL功能描述。 將其作為 QuartusII選做設計的輸入文件，由 QuartusII 進行綜合和模擬，自己設計測試向量波形，并通過分析模擬結(jié)果驗證設計的正確性。9補碼乘法器請給出此乘法器的VHDL 功能描述，將其作為選做設計設計或原碼QuartusII 的輸入文件，由 QuartusII進行綜合和乘法器設計模擬，自己設計測試向量波形，并通過分析模擬結(jié)果驗證設計的正確性。10雙端口存儲

5、請給出此存儲器的VHDL 功能描述，將其作為選做設計器的設計或QuartusII 的輸入文件， 并 對存儲器的內(nèi)容進行初先進先出存始化，由 QuartusII進行綜合和模擬，自己設計測儲器的設計試向量波形，并通過分析模擬結(jié)果驗證設計的正確性。11帶中斷接口利用 TDCMA實驗儀進行設計一個帶有中斷處理能選做設計的模型機的力的模型機，請設計一兩個自已的指令，并進行測設計試。12帶 DMA接口利用 TD CMA實驗儀進行設計一個帶有DMA處理能選做設計的模型機的力的模型機，請設計一兩個自已的指令，并進行測設計試。13Cache 控制利用 TD CMA 實驗儀設計一個實現(xiàn)直接映射的選做設計器的設計C

6、ache 控制器14時序發(fā)生器利用 TD CMA實驗儀設計一個時序發(fā)生器。選做設計的設計四課程設計時間進程表時間：第 20 周講授： 3 課時答疑及設計：15 課時2上機調(diào)試： 4 課時答辯： 8 課時五課程設計成績的評定方法及評分標準1. QuartusII的使用在本次實驗中，學會QuartusII軟件的使用，然后利用此系統(tǒng)完成：1) 一位全加器設計2) 并行八位寄存器設計下載到實驗箱上，在實驗箱上驗證。評分細則：參加實驗：0.2分完成實驗報告：0.2分完成一位全加器設計：0.3分完成八位并行寄存器設計： 0.3分2. 層次化設計方法在本次實驗中，學會層次化設計方法，利用該方法完成：1) 同

7、步二進制計數(shù)器2) 多位二進制加法器下載到實驗箱上，在實驗箱上驗證評分細則：參加實驗：0.2分完成實驗報告：0.2分完成同步二進制計數(shù)器0.3分完成多位二進制加法器0.3分3 多路開關，邏輯運算部件，移位器設計在本次實驗中，學會層次化設計方法，利用該方法完成：1) 多路開關2) 邏輯運算部件3) 移位器設計評分細則：參加實驗：0.2分完成實驗報告：0.2分完成多路開關0.2分完成邏輯運算部件0.2分完成移位器設計0.2分4. 復雜模型機設計3利用 TD-CMA平臺，設計一套完整的指令系統(tǒng)，并下載到實驗平臺進行驗證。評分細則：參加實驗：0.3分完成實驗報告：0.3分完成所要求的復雜模型機設計0.

8、45分正確進行操作并回答問題0.45分5. 微程序控制器設計設計一個微程序控制器，并能在TD CMA平臺上進行驗證。評分細則：參加實驗：0.3分完成實驗報告：0.3分完成所要求的運算器設計0.45分正確進行操作并回答問題0.45分6. 簡單計算機的設計按按要求設計一個簡單模型機，并下載到實驗平臺進行驗證。評分細則：參加實驗：0.3分完成實驗報告：0.3分完成所要求的存儲器設計0.45分正確進行操作并回答問題0.45分7. 簡單計算機的設計按要求設計一臺由簡單指令作為指令集的計算機，并用該簡單指令編寫一段程序，運行該程序，得出正確結(jié)果。評分細則：參加實驗：0.3分完成實驗報告：0.3分完成所要求

9、的簡單計算機設計0.45分正確進行操作并回答問題0.45分8.補碼除法器設計請給出此除法器的VHDL功能描述， 將其作為QuartusII的輸入文件， 由 QuartusII進行綜合和模擬，自己設計測試向量波形，并通過分析模擬結(jié)果驗證設計的正確性。評分細則：參加實驗：0.3分完成實驗報告：0.3分完成所要求的除法器設計0.45分正確進行操作并回答問題0.45分9. ALU 設計請給出 ALU的 VHDL功能描述。 將其作為QuartusII的輸入文件， 由 QuartusII進行綜合和4模擬，自己設計測試向量波形，并通過分析模擬結(jié)果驗證設計的正確性。評分細則：參加實驗：0.3分完成實驗報告：0

10、.3分完成所要求的ALU設計0.45分正確進行操作并回答問題0.45分10. 雙端口存儲器的設計或先進先出存儲器的設計評分細則：參加實驗：0.3分完成實驗報告：0.3分完成所要求的存儲器設計0.45分正確進行操作并回答問題0.45分11. 帶中斷接口的模型機的設計評分細則：參加實驗：0.3分完成實驗報告：0.3分完成所要求的帶中斷接口的模型機設計0.45 分正確進行操作并回答問題0.45分12. 帶 DMA接口的模型機的設計評分細則：參加實驗：0.3分完成實驗報告：0.3分完成所要求的帶DMA接口的模型機設計0.45 分正確進行操作并回答問題0.45 分13 Cache 控制器的設計評分細則：

11、參加實驗：0.3分完成實驗報告：0.3分完成所要求的Cache 控制器設計0.45分正確進行操作并回答問題0.45分14. 時序發(fā)生器的設計評分細則：參加實驗：0.3分完成實驗報告：0.3分完成所要求的時序發(fā)生器設計0.45分正確進行操作并回答問題0.45分其中任務1 3 是必做的項目， 必做項目占整個課程設計成績的40%，任務 4 14 為選做項5目，選做項目占整個課程設計的60%。實驗結(jié)束由實驗指導教師根據(jù)實驗記錄，算出成績。六考核標準課程設計的成績分為：優(yōu)秀、良好、中等、及格、不及格五個等級。優(yōu)秀：完成必做和選做的題目，在前人的基礎上有所創(chuàng)新，能講清原理，表達清晰，調(diào)試成功，文檔規(guī)范齊全。良好：完成必做和選做的題目，能理解