課后習(xí)題七第八九十章

1、課后習(xí)題（第八、九、十章）1、CPU是指（ B ）A. 控制器 B. 運(yùn)算器和控制器 C. 運(yùn)算器、控制器和主存 D. 運(yùn)算器、控制器、主存和I/O2、指令周期是（ C ）A. CPU執(zhí)行一條指令的時間B. CPU從主存取出一條指令的時間 C. CPU從主存取出一條指令加上執(zhí)行這條指令的時間D. 對應(yīng)于不同的指令，時間長短一致3、同步控制是（ B ）A. 只適用于CPU控制的方式 B. 由統(tǒng)一時序信號控制的方式 C. 所有指令執(zhí)行時間都相同的方式 D. 具有應(yīng)答聯(lián)絡(luò)控制信號的方式4、異步控制常用于（ A ）A. CPU訪問外設(shè)時 B. 微程序控制中 C. 微型機(jī)的CPU控制中 D. CPU訪問

2、主存時5、下列說法中（ C ）是正確的A. 指令周期等于機(jī)器周期 B. 指令周期小于機(jī)器周期 C. 指令周期大于機(jī)器周期 D. 指令周期是機(jī)器周期的兩倍6、下列說法中（ A ）是錯誤的A. 計算機(jī)的速度完全取決于主頻B. 計算機(jī)的速度不完全取決于主頻 C. 計算機(jī)的速度與主頻、機(jī)器周期內(nèi)平均含主振周期數(shù)有關(guān)D. 計算機(jī)的速度與機(jī)器的平均指令執(zhí)行速度有關(guān)24、微程序控制器中，機(jī)器指令與微指令的關(guān)系是（ B ）A. 每一條機(jī)器指令由一條微指令來執(zhí)行B. 每一條機(jī)器指令由一段微指令編成的微程序來解釋執(zhí)行 C. 一段機(jī)器指令組成的程序可由一個微程序來執(zhí)行D. 一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行

3、26、Intel 8086 CPU是（ B ）A. 8位微處理器 B. 16位微處理器 C. 32位微處理器 D. 準(zhǔn)16位微處理器28、控制器的控制方式中，局部控制（ B ）A. 和異步控制相同，都不存在基準(zhǔn)時標(biāo)系統(tǒng)B. 屬于同步控制，它和中央控制的基準(zhǔn)時標(biāo)是保持同步的 C. 屬于同步控制并有獨(dú)立的時標(biāo)系統(tǒng)，與中央控制的基準(zhǔn)時標(biāo)系統(tǒng)無關(guān)D. 屬于異步控制，它和中央控制的基準(zhǔn)時標(biāo)應(yīng)答聯(lián)絡(luò)33、隱指令是指（ B ）A. 操作數(shù)隱含在操作碼中的指令 B. 指令系統(tǒng)中沒有的指令 C. 在一個機(jī)器周期里完成全部操作的指令 D. 用戶特殊使用的指令34、中斷向量可提供（ C ）A. 被選中設(shè)備的地址 B

4、. 傳送數(shù)據(jù)的起始地址 C. 中斷服務(wù)程序入口地址 D. 主程序的斷點(diǎn)地址36、同步通訊之所以比異步通訊具有較高的傳輸率是因?yàn)椋?E ）A. 同步通訊不需要應(yīng)答信號 B. 同步通訊方式的總線長度較短 C. 同步通訊用一個公共的時鐘信號進(jìn)行同步D. 同步通訊中各部件存取時間比較接近 E. 以上各項(xiàng)因素綜合的結(jié)果40、下述（ D ）種情況會提出中斷請求A. 產(chǎn)生存儲周期“竊取” B. 一次I/O操作結(jié)束 C. 兩數(shù)相加結(jié)果溢出 D. 上述B、C兩項(xiàng)41、中斷發(fā)生時，程序計數(shù)器內(nèi)容的壓棧保護(hù)，是由（ C ）完成的A. 壓棧指令 B. 轉(zhuǎn)移指令 C. 中斷隱指令 D. 中斷服務(wù)程序44、在中斷響應(yīng)周期

5、，置“0”中斷允許觸發(fā)器是由（ A ）完成的A. 硬件自動 B. 關(guān)中斷指令 C. 程序員在編制中斷服務(wù)程序時設(shè)置的 D. 開中斷指令45、采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)要占用（ C ）的時間A. 一個指令周期 B. 一個機(jī)器周期 C. 一個存儲周期 D. 一個時鐘周期46、DMA 方式（ B ）A. 既然能用于高速外圍設(shè)備的信息傳送，也就能代替中斷方式B. 不能取代中斷方式 C. 是一種純粹的軟件方式D. 是一種操作時與主存無關(guān)的操作方式47、I/O編址方式通常可分為統(tǒng)一編址和不統(tǒng)一編址，（ B ）A. 統(tǒng)一編址就是將I/O地址看作是存儲器地址的一部分，可用專門的I/O指令對設(shè)備進(jìn)

6、行訪問B. 不統(tǒng)一編址是指I/O地址和存儲器地址是分開的，所以對I/O訪問必須有專門的I/O指令 C. 統(tǒng)一編址是指I/O地址和存儲器地址是分開的，所以用訪存指令實(shí)現(xiàn)CPU對設(shè)備的訪問D. 不統(tǒng)一編址就是將I/O地址看作是存儲器地址的一部分，但對I/O訪問必須有專門的I/O指令 48、帶有處理器的終端一般被稱為（ B ）A. 交互式終端 B. 智能終端 C. 遠(yuǎn)程終端 D. 移動終端49、目前在小型機(jī)和微型機(jī)里普遍采用的字母與字符編碼是（ C ）A. BCD碼 B. 十六進(jìn)制代碼 C. ASCII碼 D. 補(bǔ)碼以下為書上相關(guān)例題50、某機(jī)器字長16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對尋址，由2

7、字節(jié)組成，第一個字節(jié)為操作碼字段，第二字節(jié)為相對位移量字段。假設(shè)取指令時，每取1字節(jié)PC自動加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對位移量字段的內(nèi)容為06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)移后的目的地址是（ C ）A. 2006H B. 2007H C. 2008H D. 2009H51、偏移尋址通過將某個寄存器內(nèi)容與一個形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址的是（ A ）A. 間接尋址 B. 基址尋址 C. 相對尋址 D. 變址尋址52、某機(jī)器有一個標(biāo)志寄存器，其中有進(jìn)位/借位標(biāo)志CF，零標(biāo)志ZF，符號標(biāo)志SF和溢出標(biāo)志OF，條件轉(zhuǎn)移指令BGT（無符號整數(shù)比較大于時轉(zhuǎn)移）的轉(zhuǎn)

8、移條件是（ C ）A. CF=1或OF=1 B. SF=0或ZF=1 C. CF=0且ZF=0 D. CF=0且SF=053、下列選項(xiàng)中，能引起外部中斷的事件是（ A ）A. 鍵盤輸入 B. 除數(shù)為0 C. 浮點(diǎn)運(yùn)算下溢 D. 訪存缺頁54、某計算機(jī)的指令流水線由4個功能段組成。已知指令流經(jīng)各功能段的時間（忽略各功能段之間的緩存時間）分別為90ns，80ns，70ns，60ns，則該計算機(jī)的CPU時鐘周期至少是（ A ）A. 90ns B. 80ns C. 70ns D. 60ns55、下列選項(xiàng)中，不會引起指令流水線阻塞的是（ A ）A. 數(shù)據(jù)旁路（轉(zhuǎn)發(fā)） B. 數(shù)據(jù)相關(guān) C. 條件轉(zhuǎn)移 D.

9、 資源沖突56、下列選項(xiàng)中，能縮短程序執(zhí)行時間的措施是（ D ）I. 提高CPU時鐘頻率 II. 優(yōu)化數(shù)據(jù)通路結(jié)構(gòu) III. 對程序進(jìn)行編譯優(yōu)化A. 僅I和II B. 僅II和III C. 僅I和III D. I、II、III57、下列給出的指令系統(tǒng)的特點(diǎn)中，有利于實(shí)現(xiàn)指令流水線的是（ D ）I. 指令格式規(guī)整且長度一致 II. 指令和數(shù)據(jù)按邊界對齊存放III. 只有Load/Store指令才能對操作數(shù)進(jìn)行存儲訪問A. 僅I和II B. 僅II和III C. 僅I和III D. I、II、III58、假定不采用Cache和指令預(yù)取技術(shù)，且機(jī)器處于“開中斷”狀態(tài)，則下列有關(guān)指令執(zhí)行的敘述中，錯誤

10、的是（ C ）A. 每個指令周期中CPU都至少訪問一次內(nèi)存B. 每個指令周期一定大于或等于一個CPU時鐘周期C. 空操作指令的指令周期中任何寄存器的內(nèi)容都不會被改變D. 當(dāng)前程序在每條指令執(zhí)行結(jié)束前都可能被外部中斷打斷59、相對于微程序控制器，硬布線控制器的特點(diǎn)是（ D ）A. 指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易B. 指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難C. 指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易D. 指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難60、下列關(guān)于RISC的敘述中，錯誤的是（ A ）A. RISC普遍采用微程序控制器B. RISC大多數(shù)指令在一個時鐘周期內(nèi)完成C. RISC的內(nèi)

11、部通用寄存器數(shù)量相對CISC多D. RISC的指令數(shù)、尋址方式和指令格式種類相對CISC少61、某計算機(jī)控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接編碼法，共有33個微指令，構(gòu)成5個互斥類，分別包含7，3，12，5，6個微指令，則操作控制字段至少有（ C ）A. 5位 B. 6位 C. 15位 D. 33位62、馮.諾依曼計算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲器中，CPU區(qū)別它們的依據(jù)是（ C ） A. 指令操作碼的譯碼結(jié)果 B. 指令和數(shù)據(jù)的尋址方式 C. 指令周期的不同階段 D. 指令和數(shù)據(jù)所在的存儲單元63、假定一臺計算機(jī)的顯示存儲器用DRAM芯片實(shí)現(xiàn)，若要求顯示分辨

12、率為1600×1200，顏色深度為24位，幀頻為85Hz，顯示總帶寬的50% 用來刷新屏幕，則需要的顯存總帶寬至少約為（ D ） A. 245 M b/S B. 979Mb/S C. 1958Mb/S D. 7834 Mb/S64、某計算機(jī)主頻50MHz，采用定時查詢方式控制A設(shè)備I/O，查詢程序運(yùn)行一次所用的時鐘周期數(shù)至少為500，在設(shè)備A工作期間，為保證數(shù)據(jù)不丟失，每秒需對其查詢至少200次，則CPU用于設(shè)備A的I/O時間占整個CPU時間的百分比至少是（ C ）A. 0.02 B. 0.05 C. 0.20 D. 0.50 65、響應(yīng)外部中斷的過程中，中斷隱指令完成的操作，除保護(hù)

13、斷點(diǎn)外，還包括（ B ）I. 關(guān)中斷 II. 保存通用寄存器的內(nèi)容 III. 形成中斷服務(wù)程序入口地址并送PCA. 僅I和II B. 僅I和III C. 僅II和III D. I、II、III66、中斷處理和子程序調(diào)用都需要壓棧以保護(hù)現(xiàn)場，中斷處理一定會保存而子程序調(diào)用不需要保存其內(nèi)容的是（ B ）A. 程序計數(shù)器 B. 程序狀態(tài)字寄存器 C. 通用數(shù)據(jù)寄存器 D. 通用地址寄存器67、若機(jī)器共有5級中斷L4L0，中斷屏蔽字為M4M3M2M1M0，Mi=1（0i4）表示對Li級中斷進(jìn)行屏蔽。若中斷響應(yīng)優(yōu)先級由高到低的順序?yàn)長0L1L2L3L4，且要求中斷處理優(yōu)先級由高到低的順序?yàn)長4L0L2L

14、1L3，則L1的中斷處理程序中設(shè)置的中斷屏蔽字是（ D ）A. 11110 B. 01101 C. 00011 D. 0101068、下列選項(xiàng)中，在I/O總線的數(shù)據(jù)線上傳輸?shù)男畔ǎ?D ）I. I/O接口中的命令字 II. I/O接口中的狀態(tài)字 III. 中斷類型號A. 僅I和II B. 僅I和III C. 僅II和III D. I、II、III69、下列選項(xiàng)中，不可能在用戶態(tài)發(fā)生的事件是（ C ）A. 系統(tǒng)調(diào)用 B. 外部中斷 C. 進(jìn)程切換 D. 缺頁問答題70、假設(shè)某機(jī)有4個中斷源1 、2、 3 、4 ，其響應(yīng)優(yōu)先級為1234， 現(xiàn)若改其處理次序?yàn)?342，各中斷源的屏蔽字為何值，并

15、描述其處理過程（假設(shè)四個中斷同時請求，之前無中斷）。71、一個指令周期中有幾種CPU的工作周期，并畫出指令周期的流程圖。72、若某磁盤存儲器轉(zhuǎn)速為6000轉(zhuǎn)/分，每毫米5道，每道記錄信息12288字節(jié)，最小磁道直徑為230毫米，共有275道，則該磁盤存儲器的最高位密度和最低位密度分別是多少；且該磁盤存儲器的平均等待時間是多少。73、某機(jī)主存容量為4M×16位，且存儲字長等于指令字長，若該機(jī)指令系統(tǒng)可完成78種操作，操作碼位數(shù)固定，且具有直接間接變址基址相對立即等六種尋址方式，試畫出一地址指令格式；該指令直接尋址和一次間接尋址的尋址范圍為多大；相對尋址的位移量為多大；上述六種尋址方式的

16、指令哪一種執(zhí)行時間最短？哪一種最長？哪一種便于程序浮動？哪一種最適合處理數(shù)組問題？74、某16位計算機(jī)中，帶符號整數(shù)采用補(bǔ)碼表示，數(shù)據(jù)Cache和指令Cache分離。表1給出了指令系統(tǒng)中部分指令格式，其中Rs和Rd表示寄存器，mem表示存儲單元地址，（x）表示寄存器x或存儲單元x的內(nèi)容。表1 指令系統(tǒng)中部分指令格式名稱指令的匯編格式指令功能加法指令A(yù)DD Rs，Rd（Rs）（Rd）à Rd算術(shù)/邏輯左移SHL Rd2*（Rd）à Rd算術(shù)右移SHR Rd（Rd）/2à Rd取數(shù)指令LOAD Rd，mem（mem）à Rd存數(shù)指令STORE Rs，

17、0;mem（Rs）à mem該計算機(jī)采用5段流水方式執(zhí)行指令，各流水段分別是取指（IF）、譯碼/讀寄存器（ID）、執(zhí)行/計算有效地址（EX）、訪問存儲器（M）和結(jié)果寫回寄存器（WB）。流水線采用“按序發(fā)射，按序完成”方式，沒有采用轉(zhuǎn)發(fā)技術(shù)處理數(shù)據(jù)相關(guān)，且同一個寄存器的讀和寫操作不能在同一個時鐘周期內(nèi)進(jìn)行?；卮鹣铝袉栴}。（1）若int型變量x的值為-513，存放在寄存器R1中，則執(zhí)行指令“SHR R1”后，R1的內(nèi)容是多少？ （2）若某個時間段中，有連續(xù)的4條指令進(jìn)入流水線，在其執(zhí)行過程中沒有發(fā)生任何阻塞，則執(zhí)行這4條指令所需要的時鐘周期數(shù)為多少？（3）若高級語言程序中某賦值語句為“x

18、=a+b”，且x、a、b均為int型變量，它們的存儲單元地址分別表示為x、a、b，該語句對應(yīng)的指令序列及其在指令流水線中執(zhí)行過程如下圖所示。實(shí)現(xiàn)“x=a+b”的指令序列為：I1 LOAD R1，aI2 LOAD R2，bI3 ADD R1，R2I4 STORE R2，x指令1234567891011121314I1IFIDEXMWBI2IFIDEXMWBI3IFIDEXMWBI4IFIDEXMWB則這4條指令執(zhí)行過程中，I3和I4被阻塞的原因是什么？ （4）若高級語言程序中賦值語句為“x=2*x+a”， x和a均為unsigned int型變量，它們的存儲單元地址分別表示為x、a，則執(zhí)行這條語

19、句至少需要多少個時鐘周期？要求寫出對應(yīng)的指令序列并畫出流水線的執(zhí)行示意圖。教科書P115，例3-11答：（1）513=0000 0010 0000 0001 補(bǔ)碼： 1111 1101 1111 1111 右移一位R1內(nèi)容為：1111 1110 1111 1111 左移一位R1內(nèi)容為： 1111 1011 1111 1110（2）T=5t+（4-1）t=8t（3）數(shù)據(jù)相關(guān)（4）指令序列為：I1 LOAD R1，xI2 LOAD R2，aI3 SHL R1I4 ADD R1，R2I4 STORE R2，x執(zhí)行示意圖：指令1234567891011121314151617I1IFIDEXMWBI2

20、IFIDEXMWBI3IFIDEXMWBI4IFIDEXMWBI5IFIDEXMWB75、某計算機(jī)部分?jǐn)?shù)據(jù)通路結(jié)構(gòu)入下圖，假設(shè)計算機(jī)內(nèi)部各個寄存器字長均相等，即相互之間的數(shù)據(jù)傳送只需一次。下表給出取指和譯碼階段每個時鐘周期的功能：時鐘功能T0PCMART1M(MAR) MDR，PC+1PCT2MDRIRT3IR指令譯碼部件 加法指令寫作“ADD (R1)，R0”，功能為R0中的數(shù)據(jù)與R1內(nèi)容所指主存單元的數(shù)據(jù)相加，結(jié)果送入R1內(nèi)容所指主存單元中。請按上表中描述方式列出指令執(zhí)行階段的各節(jié)拍。內(nèi)總線R0R1XACCALU存儲器（M）MARMDRPCIR至指令譯碼部件PC+1教科書P220，例6-1答：時鐘功能T4R1MART5M(MAR) MDRT6MDRXT7R0XACCT8ACC MDRT9MDRM(MAR)76、某計算機(jī)字長為16位，主存地址空間大小為128KB，按字編址，采用單字長指令格式，指令各字段定義如下：OPMsMdRsRd151211650源操作數(shù)目的操作數(shù)轉(zhuǎn)移指令采用相對尋址，相對偏移量用補(bǔ)碼表示，尋址方式定義如下：Ms/ Md尋址方式助記符含義000B寄存器直接Rn操作數(shù)=（Rn）001B寄存器間接（Rn）操作數(shù)=（(Rn)）010B寄存器間接、自增（Rn）+操