計算機組成原理第一章

1、 計算機組成原理第一章三、計算機的發(fā)展 1、19461958年 電子管時代 2、19581964年 晶體管時代 3、19651972年 集成電路時代 4、19711986年 微型機時代 5、1986年以后 巨大規(guī)模集成電路時代 結(jié)構(gòu)： 運算器 控制器 存儲器 輸入設(shè)備 輸出設(shè)備輸入設(shè)備:將用戶輸入的原始數(shù)據(jù)和程序變?yōu)橛嬎?機能識別的二進制存入到內(nèi)存中。輸出設(shè)備：將內(nèi)存的數(shù)據(jù)和程序的處理結(jié)果轉(zhuǎn)變 成人們能接受的形式輸出。主頻/時鐘周期：f= 1/TCPU執(zhí)行時間：表示CPU執(zhí)行一段程序所占用的CPU時間 CPU執(zhí)行時間=CPU時鐘周期數(shù)CPU時鐘周期CPI：每條指令周期數(shù)，即執(zhí)行一條指令所需要的

2、平均時鐘 周期數(shù)。 CPI=執(zhí)行某段程序所需要的CPU時鐘周期數(shù) 程序所包含的指令條數(shù)MIPS：每秒百萬指令數(shù)，即單位時間內(nèi)執(zhí)行的指令數(shù) MISP=指令數(shù)（程序執(zhí)行時間106)MFLOPS:每秒百萬次浮點操作次數(shù)1、微機A，B采用不同頻率的CPU芯片，片內(nèi)邏輯電路完全相同，若A機的CPU主頻為8MHZ，B機的為12MHZ（1）A機的CPU時鐘周期數(shù)為多少？（2）若A機的平均指令執(zhí)行速度為0.4MIPS,那么A機的平均 指令周期為多少?（3）B機的CPU時鐘周期數(shù)為多少？解：（1）A機的CPU周期=18MHZ=0.125s（2）A機的平均指令周期=10.4MIPS=2.5s（3）B機的CPU周期

3、=112MHZ=1/12s1、用于科學(xué)計算的計算機中，標(biāo)志系統(tǒng)性能的主要參數(shù)是( D )。 A、主頻 B、主存容量 C、MIPS D、MFLOPS2、對計算機的軟件資源和硬件資源進行管理是由(C )完成的。 A、用戶程序 B、語言處理程序 C、操作系統(tǒng) D、數(shù)據(jù)庫管理程序3、通常劃分計算機發(fā)展時代的標(biāo)準(zhǔn)是（ A ）。 A、電子器件 B、運算速度C、計算機結(jié)構(gòu) D、所用語言4、計算機的硬件能直接識別的語言是（ C )。 A、自然語言 B、高級語言 C、機器語言 D、匯編語言5、完整的計算機系統(tǒng)應(yīng)該包括（ D )。 A、運算器 存儲器 控制器 B、外部設(shè)備和主機 C、主機和應(yīng)用程序 D、配套的硬件

4、設(shè)備和軟件系統(tǒng)證明: 2.1 數(shù)據(jù)與文字的表示方法-數(shù)據(jù)格式數(shù)據(jù)格式 1.定點數(shù)：(小數(shù)點的位置固定) 純小數(shù)： x0.x1x2x3xn 純整數(shù)： x0x1x2xn.正： x0=0, 0x2n-1 掌握:字長為n的定點數(shù)的表示范圍負： x0=1, -( 2n-1)x02.浮點數(shù)： N=2e（M） 記階表示法 Es E1 Em Ms M1Mn浮點數(shù)舉例:設(shè)字長為8位，前3位為階碼，后5位為尾碼 11.01 = 0.11012+10 = 11010002-101 0 10 0 1101-0.01101 = - 0.11012-01 = -11012-1011 01 1 1101將3.25轉(zhuǎn)換為二進

5、制浮點數(shù)格式010 01101定點數(shù)與浮點數(shù)范圍比較定點： n8時， 定點數(shù)所能表示的范圍 0.00000010.1111111浮點： 1、階碼3位，尾數(shù)5位2-110.00012110.1111 1/1287.52、階碼4位，尾數(shù)4位：21110.00121110.111 1/10241123、階碼5位,尾數(shù)3位 211110.01211110.11 1/262144536870912 *由此可知在浮點數(shù)中：*階碼決定浮點數(shù)的范圍；尾數(shù)決定浮點數(shù)的精度。 三、浮點數(shù)的規(guī)格化 根據(jù)范圍和精度要求合理分配階碼和尾數(shù)，為了使尾數(shù)的有效數(shù)字不會丟失，要求尾數(shù)的最高位為非0數(shù)碼。 正數(shù)：0.1 負數(shù)：

6、1.0 保證符號位與最高數(shù)值位相異(補碼)例題1：寫出x0.0001101B浮點數(shù)規(guī)格化形式，要求：階碼用為4位補碼表示， 尾數(shù)用8位原碼表示。 解： x0.11012-3=0.11010002-011 階碼：1 101 尾碼：0 11010001 101 0 1101000例題2：寫出x101.1101B的規(guī)格化表示形式,要求：階碼用4位補碼表示，尾數(shù) 用8位原碼表示。解： x1.101110123 階碼： 0 011 尾數(shù)： 1 10111010 011 1 1011101例題1：若浮點數(shù)x的754標(biāo)準(zhǔn)存儲格式為(41360000)H，求其浮 點數(shù)的十進制數(shù)值。解： 0100 0001 0

7、011 0110 0000 0000 0000 0000e=階碼-127=1000001001111111=00000011=31.M=1.011 0110 0000 0000 0000 0000=1.011011X=(-1)s 1.M 2e=+(1.011011) 23=1011.011=11.375例題2：將數(shù)（20.59375）轉(zhuǎn)換成754標(biāo)準(zhǔn)的32位浮點數(shù)的 二進制存儲格式。解: 20.59375=10100.10011=1.01001001124 e=4S=0 E=4+127=131 =10000011 M=01001001132位格式位:0100 0001 1010 0100 11

8、00 0000 0000 0000 =(41A4C000H)一、定點加減運算1、補碼加法 x補y補x+y補(1)x0,y0,則x+y0 x補y補x+y=x+y補 (mod 2)2) x0,y0或x+y0， 2+(x+y)2，進位2 丟失，又因為x+y0，所以 x補y補x+y=x+y補 (mod 2)若x+y0， 2+(x+y)2，又因為x+y0，所以 x補y補2+（x+y）=x+y補 (mod 2)（3）x0, 則x+y0或x+y0 (證明略)4）x0,y0, 則x+yNm，設(shè)tc為命中時cache的訪問時間，tm為未命中時主存的訪問時間，則cache/主存系統(tǒng)的平均訪問時間tatchtm（1

9、h）設(shè)e為訪問效率4、舉例-1 CPU執(zhí)行一段程序時,cache 完成存取的次數(shù)是1900次,主存完成存取的次數(shù)為100次,已知cache存取周期為50ns,主存存取周期為250ns,求cache/主存系統(tǒng)的效率和平均訪問時間。4、舉例-2 設(shè)有三個處理機，A,B,C，它們各有一個高速緩沖存儲器CA,CB,CC，和主存MA,MB,MC。假定三個處理機，指令系統(tǒng)相同，指令執(zhí)行時間和存儲器的平均存取時間成正比，如執(zhí)行程序時，取指令和數(shù)據(jù)在緩存中的概率p0.6，問： （1）三個處理機的速度由快到慢的順序？ （2）若p0.75呢？若p0.95呢？ （3）p=?時，A和B的速度接近，p？時，B和C的速度

10、接近。 CA CB Cc MA MB MC存儲容量 8KB 8KB 8KB 2MB 2MB 2MB存儲周期 60ns 80ns 100ns 1s 0.9S 0.8s解：1、 p0.6時 TA=0.660+0.41000=436ns TB=0.680+0.4900=408ns TC=0.6100+0.4800=380ns TATBTC,所以速度為CBA2、 p0.75時 TA=0.7560+0.251000=295ns TB=0.75800.25900285ns TC=0.75100+0.25800=275ns TATBTC, 速度CBA p0.95時，TA=107ns,TB121ns，TC=1

11、35ns，速度為ABC。3、P60+(1-P)1000=P80+(1-P)900 P=100/120=83% P80+(1-P)900=P100+(1-P)800 P=83%例：假設(shè)主存容量為512K16位，cache容量為409616位， 塊長為4個16位的字，訪存地址為字地址。（1）全相聯(lián)映射方式下，設(shè)計主存的地址格式（2）直接映射方式下，設(shè)計主存的地址格式（3）兩路組相聯(lián)方式下，設(shè)計主存的地址格式 1、計算機系統(tǒng)中的存貯器系統(tǒng)是指_D_。 A、 RAM存貯器 B 、ROM存貯器 C 、主存貯器 D 、主存貯器和外存貯器2、存儲單元是指_B_。 A、 存放一個二進制信息位的存貯單元 B 、

12、存放一個機器字的所有存貯單元的集合 C 、存放一個字節(jié)的所有存貯單元的集合 D 、存放兩個字節(jié)的所有存貯單元的集合；3、容量為64塊的Cache采用組相聯(lián)映射方式，字塊大小為128個字，每4塊為一組，若主存4096塊，且字編址，那么主存地址和主存標(biāo)記的位數(shù)分別為 D 。 A、16，6 B、17，6 C、18，8 D、19，84、某計算機字長32位，其存儲容量為4MB，若按半字編址，它的尋址范圍是_C_。 A.0-4MB B.0-2MB C.0-2M D.0-1M5、主存貯器和CPU之間增加cache的目的是_A_。 A.解決CPU和主存之間的速度匹配問題 B.擴大主存貯器容量 C.擴大CPU中

13、通用寄存器的數(shù)量 D.既擴大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量6、雙端口存儲器在_B_情況下會發(fā)生讀/寫沖突。 A. 左端口與右端口的地址碼不同 B. 左端口與右端口的地址碼相同 C. 左端口與右端口的數(shù)據(jù)碼不同 D. 左端口與右端口的數(shù)據(jù)碼相同7、 外存儲器與內(nèi)存儲器相比，外存儲器_B_。 A.速度快，容量大，成本高 B.速度慢，容量大，成本低 C.速度快，容量小，成本高 D.速度慢，容量大，成本高 8、一個256KB的存儲器，其地址線和數(shù)據(jù)線總和為_C_ A.16 B.18 C.26 D.20 9、某一SRAM芯片，其容量為5128位，除電源端和接地端外 該芯片引出線的最小數(shù)目應(yīng)

14、為 D 。 A.23 B.25 C.50 D.19 10、采用虛擬存儲器的主要目的是 B 。 A.提高主存儲器的存取速度 B.擴大存儲器空間，并能進行自動管理 C.提高外存儲器的存取速度 D.擴大外存儲器的存儲空間11、在1K8的存儲器芯片中，采用雙譯碼方式，譯碼器的 輸出信號線的條數(shù)是（ B ）。 A、1024 B、64 C、32 D、1012、RAM芯片字?jǐn)U展時可以使（ B）。 A、存儲器寬度增加 B、存儲器地址范圍增加 C、存儲器速度增加 D、降低存儲器的平均價格13、地址總線A0（高位）-A15（低位），用4K4的存儲芯片構(gòu)成16KB的存儲器，則產(chǎn)生片選信號的譯碼器的輸入地址線應(yīng)該是（

15、 A ）。A、A2A3 B、A0A1 C、A12A13 D、A14A151、層次化存儲體系涉及到主存，輔存，cache和寄存器，按存取 時間由短至長的順序是 寄存器，cache，主存，輔存 。2、Cache介于主存和CPU之間，其速度比主存 快 ，容量比主 存小得多。它的作用是彌補CPU與主存在 速度 上的差異。3、常用的地址映射方式 全相聯(lián)映射 ， 直接相聯(lián)映射 、組相聯(lián)映射。4、模4交叉存儲器是一種 高速 存儲器，它有 4 個存儲 模塊，每個模塊有它自己的地址寄存器和 數(shù)據(jù)緩沖寄存器 。5、存儲器的性能指標(biāo) 存儲容量 存取時間 存儲周期 存儲器帶 。6、廣泛使用的 SRAM 和DRAM 都

16、是半導(dǎo)體 隨機讀寫 存儲器。前者速度比后者快， 集成度 不如后者高，它們共同的特點是斷電后 不能 保存信息。 1、 設(shè)主存容量16MB，cache容量8KB，每字塊8個字，每字32位，按字節(jié)編址設(shè)計一個4路組相聯(lián)映射的cache組織。（1）畫出主存地址字段中各段的位數(shù)（2）設(shè) Cache初態(tài)為空，CPU依次從主存0，1，299號字單 元取出100個字（主存一次讀出一個字），并重復(fù)此次序 10次，問命中率是多少？（3）若Cache的速度是主存的5倍，試問有cache和無cache相 比，速度提高多少倍？（4）系統(tǒng)的效率是多少？（2）從0號開始，第0號字未命中，但訪問0號時將0號所在塊的8個字同時調(diào)入主存，即1,2,3,4,5,6,7命中，同理，第8號字未命中，但9,10,11,12,13,14,15 命中所以100個字當(dāng)中有13次未命中。2、設(shè)一個1MB容量的存儲器，字長為32位，問（1）按字節(jié)編址，地址寄存器，數(shù)據(jù)寄存器各幾 位？編址范圍多大？（2）按半字編址，地址寄存器，數(shù)據(jù)寄存器