(實(shí)習(xí)報(bào)告)集成電路版圖設(shè)計(jì)的實(shí)習(xí)報(bào)告.doc_第1頁
(實(shí)習(xí)報(bào)告)集成電路版圖設(shè)計(jì)的實(shí)習(xí)報(bào)告.doc_第2頁
(實(shí)習(xí)報(bào)告)集成電路版圖設(shè)計(jì)的實(shí)習(xí)報(bào)告.doc_第3頁
(實(shí)習(xí)報(bào)告)集成電路版圖設(shè)計(jì)的實(shí)習(xí)報(bào)告.doc_第4頁
(實(shí)習(xí)報(bào)告)集成電路版圖設(shè)計(jì)的實(shí)習(xí)報(bào)告.doc_第5頁
免費(fèi)預(yù)覽已結(jié)束,剩余7頁可下載查看

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

關(guān)于在深圳菲特?cái)?shù)碼技術(shù)有限公司成都分公司從事集成電路版圖設(shè)計(jì)的實(shí)習(xí)報(bào)告一、實(shí)習(xí)單位及崗位簡介(一)實(shí)習(xí)單位的簡介深圳菲特?cái)?shù)碼技術(shù)有限公司成立于2005年1月,總部位于深圳高新技術(shù)產(chǎn)業(yè)園。深圳市菲特?cái)?shù)碼技術(shù)有限公司成都分公司于2007年10月在成都設(shè)立研發(fā)中心,位于青羊工業(yè)集中發(fā)展區(qū)B區(qū)12棟2樓。菲特?cái)?shù)碼技術(shù)有限公司員工總?cè)藬?shù)已超過50人,其中本科以上學(xué)歷占90%。 菲特公司擁有一支集嵌入式系統(tǒng)、軟件技術(shù)、集成電路設(shè)計(jì)于一體的綜合研發(fā)團(tuán)隊(duì),其核心人員均是來自各個(gè)領(lǐng)域的資深專家,擁有多年成功研發(fā)經(jīng)驗(yàn),已在手持多媒體,車載音響系統(tǒng),視頻監(jiān)控等多個(gè)領(lǐng)域有所斬獲。菲特公司以自有芯片技術(shù)為核心原動(dòng)力,開展自我創(chuàng)新能力,并于2006年申請(qǐng)兩項(xiàng)技術(shù)專利,且獲得國家對(duì)自主創(chuàng)新型中小企業(yè)扶持的專項(xiàng)資金。主要項(xiàng)目電波鐘芯片設(shè)計(jì)及方案開發(fā);視頻專用芯片設(shè)計(jì)及監(jiān)控?cái)z像頭方案開發(fā)、監(jiān)控DVR方案開發(fā);車載音響系統(tǒng)方案開發(fā);網(wǎng)絡(luò)電視、網(wǎng)絡(luò)電話方案開發(fā)。(二)實(shí)習(xí)崗位的簡介集成電路版圖設(shè)計(jì)是連接設(shè)計(jì)與制造工廠的橋梁,主要從事芯片物理結(jié)構(gòu)分析、版圖編輯、邏輯分析、版圖物理驗(yàn)證、聯(lián)系代工廠、版圖自動(dòng)布局布線、建立后端設(shè)計(jì)流程等。版圖設(shè)計(jì)人員必須懂得集成電路設(shè)計(jì)與制造的流程、原理及相關(guān)知識(shí),更要掌握芯片的物理結(jié)構(gòu)分析、版圖編輯、邏輯分析、版圖物理驗(yàn)證等專業(yè)技能。集成電路版圖設(shè)計(jì)的職業(yè)定義為:通過EDA設(shè)計(jì)工具,進(jìn)行集成電路后端的版圖設(shè)計(jì)和驗(yàn)證,最終產(chǎn)生送交供集成電路制造用的GDSII數(shù)據(jù)。通常由模擬電路設(shè)計(jì)者進(jìn)行對(duì)模擬電路的設(shè)計(jì),生成電路及網(wǎng)表文件,交由版圖設(shè)計(jì)者進(jìn)行繪制。版圖設(shè)計(jì)者在繪制過程中需要與模擬電路設(shè)計(jì)者進(jìn)行大量的交流及討論,這關(guān)系到電路最終的實(shí)現(xiàn)及最終芯片的性能。這些討論涉及到電流的走向,大??;需要匹配器件的擺放;模塊的擺放與信號(hào)流的走向的關(guān)系;電路中MOS管、電阻、電容對(duì)精度的要求;易受干擾的電壓傳輸線 、高頻信號(hào)傳輸線的走線問題。而且要確保金屬線的寬度和引線孔的數(shù)目能夠滿足要求(各通路的電流在典型情況和最壞情況的大?。?,尤其是電源線和地線的寬度。在進(jìn)行完這些討論之后,版圖設(shè)計(jì)者根據(jù)這些討論所得到的信息及電路原理圖開始著手對(duì)版圖的繪制,在繪制過程中遇到的問題,比如牽涉到敏感信號(hào)的走線,高精度匹配器件的擺放,連接等,都需及時(shí)與模擬電路設(shè)計(jì)者進(jìn)行討論,以確保模擬電路設(shè)計(jì)者的思想及電路能以最好的方式實(shí)現(xiàn)。同時(shí)版圖設(shè)計(jì)者需要對(duì)所采用的代工廠所提供的工藝文件,規(guī)制文件有仔細(xì)的閱讀和理解,并按照這些規(guī)則進(jìn)行版圖的繪制。繪制完成后需要進(jìn)行DRC,即設(shè)計(jì)規(guī)則檢查,以保證所繪制電路可在代工廠的所提供的工藝精度下完成芯片的制造。如有錯(cuò)誤則需進(jìn)行相關(guān)修改,直至滿足設(shè)計(jì)規(guī)則為止。完成DRC后需要進(jìn)行LVS,即版圖與電路圖的對(duì)照,通常根據(jù)LVS的規(guī)則文件對(duì)版圖所生成的網(wǎng)表與模擬電路設(shè)計(jì)者所提供的電路網(wǎng)表文件進(jìn)行對(duì)照,確保版圖的物理連接與電路設(shè)計(jì)者所設(shè)計(jì)的電路一致,如有錯(cuò)誤進(jìn)行相關(guān)修改,直至與電路網(wǎng)表一致為止。在完成DRC和LVS之后還需進(jìn)行版圖的寄生參數(shù)提取,所提取的數(shù)據(jù)包括寄生電阻,寄生電容,寄生電感(射頻電路中會(huì)考慮此項(xiàng))。電路設(shè)計(jì)者根據(jù)這些參數(shù)進(jìn)行后仿真并與原電路的仿真結(jié)果進(jìn)行比較,如有較大差距,則需與版圖設(shè)計(jì)者討論,交由版圖設(shè)計(jì)者進(jìn)行修改,直至滿足仿真結(jié)果為止。在完成這些之后還需進(jìn)行模擬與數(shù)字模塊的連接,最后生成GDSII數(shù)據(jù)文件,并交由代工廠進(jìn)行生產(chǎn),期間還需與代工廠進(jìn)行相關(guān)掩模層生成的討論,確保最終芯片的性能。終上所述,集成電路版圖設(shè)計(jì)者需要仔細(xì)、耐心,并擁有良好的團(tuán)隊(duì)合作精神及較強(qiáng)的溝通能力。二、實(shí)習(xí)內(nèi)容及過程在公司實(shí)習(xí)的幾個(gè)月中,學(xué)到了很多的知識(shí),對(duì)在學(xué)校所學(xué)習(xí)到的知識(shí)有了更深了解。剛到公司時(shí)主要任務(wù)是學(xué)習(xí)基本軟件的開始:使用cadence進(jìn)行schematic和layout的繪制,及使用calibre對(duì)所畫版圖進(jìn)行DRC,LVS。(一)簡單的數(shù)字電路與模擬電路的提取從一些的簡單的數(shù)字電路和模擬電路提取開始學(xué)起,在這個(gè)過程中充分體會(huì)到了理論與實(shí)踐相結(jié)合的重要性。從這個(gè)過程中對(duì)版圖的基本構(gòu)造及一些基本器件的版圖(反相器、與非門,或非門,傳輸門,三態(tài)門,與或非門等)有了基本的了解。同時(shí)對(duì)隔離、電源與地的布置也有了一些認(rèn)識(shí)。不再局限于學(xué)生時(shí)代書本上的知識(shí),對(duì)版圖有了全新的認(rèn)識(shí)。剛開始的時(shí)候?qū)﹄娐诽崛「械胶芾щy,總是完全按照以往單個(gè)晶體管的方式進(jìn)行提取的連接,在師傅的指導(dǎo)下開始對(duì)一些基本器件的有了比較全面的認(rèn)識(shí),在數(shù)字電路的提取中,逐漸按照門的方式進(jìn)行提取,大大的提高了提取速度及對(duì)整體電路的認(rèn)識(shí)。降低了提取的復(fù)雜性。提取完成后使用calibre對(duì)所提取的電路進(jìn)行l(wèi)vs。然后根據(jù)所提取的電路繪制版圖,對(duì)工具的使用有了很大的提高。(二)一些簡單運(yùn)放的提取及版圖繪制開始進(jìn)行小規(guī)模模擬電路的提取與繪制,如一些簡單的運(yùn)放,在提取的過程中遇到了一些問題:如雖能按照電路的拓?fù)浣Y(jié)構(gòu)進(jìn)行正確提取,但是提取后的電路連線比較凌亂,無法按照電路的基本工作原理模塊進(jìn)行分離。在這里認(rèn)識(shí)到了自己的一些不足,對(duì)模擬CMOS集成電路設(shè)計(jì)這本書進(jìn)行了一些簡單的回顧,對(duì)一些基本的結(jié)構(gòu)有了深刻的認(rèn)識(shí)。對(duì)所提取的電路進(jìn)行整理,更加的方便了后續(xù)版圖的繪制,使個(gè)人對(duì)電路及版圖有了更深刻的了解。在這些電路的整理中按照電流的走向,逐塊的進(jìn)行分析整理。而在版圖繪制的過程中遇到了很多的問題,最困難的問題就是走線。由于缺乏實(shí)戰(zhàn)經(jīng)驗(yàn),對(duì)block之間的距離總是沒有概念,因此在走線的時(shí)候感到很困難,考慮不到干擾,隔離,線寬的問題。然而經(jīng)過一段時(shí)間的練習(xí)后,對(duì)電路的匹配、隔離、擺放、金屬的走線、線寬等有了初步的認(rèn)識(shí)。對(duì)drc,lvs中遇到的問題也能開始獨(dú)立解決。剛開始的時(shí)候總是會(huì)有一些問題出現(xiàn),drc相對(duì)容易解決,而在lvs時(shí)報(bào)錯(cuò)很多時(shí)候不知道怎么解決,后面逐漸學(xué)會(huì)了看lvs報(bào)告,及對(duì)layout和schematic的網(wǎng)表進(jìn)行分析對(duì)比。在繪制前先仔細(xì)閱讀規(guī)則文件及工藝文件。(三)基于前面基礎(chǔ)的學(xué)習(xí)與練習(xí),開始對(duì)音頻放大器電路和10-bitDAC電路進(jìn)行提取及版圖繪制在繪制版圖前進(jìn)行部分理論學(xué)習(xí),繪制時(shí)以理論為指導(dǎo),充分地保證了理論與實(shí)踐相結(jié)合。一詳細(xì)的整體布局的考慮因素1.模塊的放置應(yīng)該與信號(hào)的流向一致 ,每個(gè)模塊一定按照確定好的引腳位置引出自己的連線 ;2.保證主信號(hào)信道簡單通暢,連線盡量短、少拐彎、等長;。 3.不同模塊的電源、地分開,以防干擾,電源線的寄生電阻盡可能減小,避免各模塊的電源電壓不一致;。 4.盡可能把電容、電阻和大管子放在兩側(cè),利于提高電路的抗干擾能力。二與circuit designer溝通1.目的:搞清楚電路的結(jié)構(gòu)和工作原理 ,明確電路設(shè)計(jì)中對(duì)版圖有特殊要求的地方(可能出現(xiàn)問題的地方)。2.包含內(nèi)容:a.確保金屬線的寬度和引線孔的數(shù)目能夠滿足要求(各通路的電流在典型情況和最壞情況的大?。?,尤其是電源線和地線的寬度。b.差分對(duì)管、有源負(fù)載、電流鏡、電容陣列、電阻陣列等要求匹配良好的子模塊。 c.電路中MOS管、電阻、電容對(duì)精度的要求。 d.易受干擾的電壓傳輸線 、高頻信號(hào)傳輸線 。三.layout的金屬線尤其是電源線、地線1.根據(jù)電路在最壞情況下的電流值來決定金屬線的寬度以及接觸孔的排列方式和數(shù)目,以避免電遷移。 電遷移效應(yīng):所謂電遷移效應(yīng)是指當(dāng)傳輸電流過大時(shí),電子碰撞金屬原子,導(dǎo)致原子移位而使金屬斷線。在接觸孔周圍,電流比較集中,電遷移效應(yīng)更加容易發(fā)生。 2.天線效應(yīng)長金屬線(面積較大的金屬線)在刻蝕的時(shí)候,會(huì)吸引大量的電荷(因?yàn)楣に囍锌涛g金屬是在強(qiáng)場中進(jìn)行的),這時(shí)如果該金屬直接與管子?xùn)牛ㄏ喈?dāng)于有柵電容)相連的話,可能會(huì)在柵極形成高電壓會(huì)影響柵極氧化層的質(zhì)量,降低電路的可靠性和壽命。天線效應(yīng)的解決方法:用另外一層更高一層的金屬來割斷本層的大面積金屬。四管子的匹配精度1.電流成比例關(guān)系的MOS管,應(yīng)使電流方向一致,版圖中晶體管盡量同向,開關(guān)管可以忽略。2.配置dummy器件,使版圖周邊條件一致,結(jié)構(gòu)更加對(duì)稱。dummy器件的配置,使得器件周邊的電特性比較一致,會(huì)在版圖中加入dummy cell,雖然它在電路中是多余的。如果周邊環(huán)境不同,會(huì)使工藝中的刻蝕率不同,比如:線寬大,刻蝕率大,刻蝕的快。刻蝕的快慢會(huì)影響線電阻等電學(xué)參數(shù)。五失配的原因1.失配、摻雜、氧化層厚度等影響元件值的參量的微觀波動(dòng)(fluctuation)。2.隨機(jī)失配可通過選擇合適的元件值和尺寸來減小。3.系統(tǒng)失配及工藝偏差,接觸孔電阻,擴(kuò)散區(qū)相互影響,機(jī)械壓力,溫度梯度等。4.失配可通過版圖設(shè)計(jì)技術(shù)來降低。六降低系統(tǒng)失配的方法1.加dummy元件保證周圍環(huán)境的對(duì)稱。2.匹配元件間距離盡量接近。3.公共(共同)重心設(shè)計(jì)(common-centroid)。4.匹配元件與其他元件保持一定距離。5.減小擴(kuò)散區(qū)的相互影響。6.敏感電路的屏蔽。7.用接地的保護(hù)環(huán)(guard ring)。8.保護(hù)環(huán)應(yīng)接“干凈”的地。9.N阱較深,接地后可用來做隔離。在進(jìn)行完相關(guān)的理論學(xué)習(xí)后,根據(jù)以上理論的指導(dǎo)并基于宏力0.18m的工藝進(jìn)行版圖的提取及繪制。項(xiàng)目一:雙聲道音頻放大器電路的提取及版圖繪制 圖1:雙聲道音頻放大器的電路圖圖2:音頻放大器的整體版圖繪制的過程中著重注意的是運(yùn)放中匹配管的繪制。在圖2中運(yùn)放匹配管的繪制采用四方交叉,并在外圍采用隔離。但是在這個(gè)版圖的繪制完成后師傅對(duì)此也指出了很多個(gè)人沒有意識(shí)到的問題,如電源的擺放問題,電源走線的寬度問題等。圖3:音頻放大器中運(yùn)放放大器部分的版圖在圖3中考慮到運(yùn)放的重要性,在外面做了隔離。內(nèi)部差分對(duì)管部分采用四方交叉形式進(jìn)行繪制,未采用四方交叉的在兩邊畫上dummy管(啞元)。這些對(duì)管的周圍全部做上隔離。項(xiàng)目二:10-bitDAC電路的提取及版圖繪制:1.10-bitDAC電路對(duì)三通道視頻DAC進(jìn)行電路提取。首先跟電路設(shè)計(jì)者進(jìn)行交流,對(duì)整體電路有一個(gè)大概的了解。然后對(duì)所提取的電路進(jìn)行整理,大致分為溫度計(jì)編碼,非交疊控制信號(hào),電流開關(guān)矩陣,Iref,Vref,啟動(dòng)部分。圖4:10-bitDAC的整體電路圖2.版圖部分圖5中非交疊控制信號(hào)部分輸出電流匯總為16mA,根據(jù)工藝文件,這部分使用M3,寬度為16m。然而溫度計(jì)編碼輸出部分到達(dá)非交疊控制信號(hào)部分的延時(shí)應(yīng)該一致,所以這部分的連接線應(yīng)該長度寬度保持一致,以保證開啟的時(shí)間一致。在非交疊控制信號(hào)的電路的輸出部分,所有電路的輸出延遲也應(yīng)保持一致,以保證36個(gè)子電路的開啟,這部分輸出采用時(shí)鐘樹連線,最近與最遠(yuǎn)部分的距離控制在100m以內(nèi),以保證所有單元的順利開啟。圖5:溫度計(jì)編碼及非交疊控制信號(hào)部分的版圖圖6:Iref部分的版圖圖6部分為參考電流源部分,所有管子的寬長比均較大,所以此部分電路采用梳狀折疊(也叫做叉指狀折疊)。在繪制的時(shí)候把需要進(jìn)行匹配的模塊進(jìn)行匹配,然后外部進(jìn)行隔離。考慮到工藝及掩模(mask)的制造,在水平方向?qū)R,柵部分在垂直方向?qū)R。尺寸較大的管子被拆成小管子并聯(lián)時(shí),在兩端的小管的柵旁加上dummy gate,這樣可以保證比較精確的電流匹配。各個(gè)小管子的gate用metal聯(lián)起來,如果用poly連接會(huì)引起刻蝕率的偏差。圖7:整體版圖在繪制過程中有以下幾點(diǎn)注意:所有電阻采用相同大小的cell,方向一致,水平平行。如果遇到電阻值小于標(biāo)準(zhǔn)cell的電阻值時(shí),應(yīng)采用多個(gè)cell進(jìn)行并聯(lián)以得到較小的電阻值,而不再繪制更小的cell,以保證電阻一致。如遇到工藝偏差時(shí)可保證所有電阻按比例放大或縮小,以保證節(jié)點(diǎn)電壓比例保持不變。電源與地部分:電源與地的部分均較寬,為20m。較寬的電源走線可保證一圈電源的電壓大致保持一致。在從上向下的電壓采用井狀電壓分布。以保證電壓的均勻。柵的對(duì)準(zhǔn):繪制過程中,晶體管的柵長相同時(shí),盡量使上下的柵對(duì)齊,以保證在工藝偏差時(shí)柵的一致性。三、實(shí)習(xí)收獲與體會(huì) 通過短短三個(gè)月的實(shí)習(xí),個(gè)人感覺進(jìn)步很多。與在學(xué)校相比較,覺得更大的成長在與接觸到了實(shí)際的東西,并與理論部分相結(jié)合,而遇到問題時(shí)需要獨(dú)立解決,增強(qiáng)了獨(dú)立思考的能力。 在音頻放大器和10-bitDAC的電路提取與繪制中學(xué)習(xí)到了很多,把在學(xué)校書本上的知識(shí)轉(zhuǎn)化為實(shí)際的項(xiàng)目,在這個(gè)過程中遇到了很多問題。比如DRC和LVS中出現(xiàn)的種種錯(cuò)誤,通過自己的努力并在師傅的指導(dǎo)下逐步的掌握了DRC和LVS的要領(lǐng)。在全部版圖繪制完成后,進(jìn)行整體分析時(shí),發(fā)現(xiàn)很多不足的地方,如版圖的布局,電源與地的繪制,器件的擺放。在學(xué)校學(xué)習(xí)的知識(shí)給予理論上的基礎(chǔ),但在工作中所遇到的問題又不是書本上的知識(shí)所涉及的。這三個(gè)月的實(shí)習(xí)中獲得了很多,但是同時(shí)也認(rèn)識(shí)到了很多不足的地方。個(gè)人對(duì)于電路知識(shí)的欠缺導(dǎo)致對(duì)版圖的認(rèn)識(shí)不夠深刻,以后需要在電路部分進(jìn)行加強(qiáng)學(xué)習(xí)。對(duì)版圖的認(rèn)識(shí)還停留在一個(gè)比較初級(jí)的階段,以后需要多練習(xí),進(jìn)行思考。打好基礎(chǔ),對(duì)新接觸的每一個(gè)電路,版圖都進(jìn)行全面的分析、理解,并最終消化掉。剛出校門的這段時(shí)間在人生工作的旅途中是非常重要的,必須對(duì)過去在學(xué)校所學(xué)習(xí)的知識(shí)進(jìn)行回顧,消化,又要對(duì)工作中的很多新的未知的領(lǐng)域進(jìn)行學(xué)習(xí),最重要的是要把這兩個(gè)部分結(jié)合好,使學(xué)校老師給予的知識(shí)成為工作

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論