八位數(shù)據(jù)串行輸入并行輸出邏輯設計

1. 預習實驗B1 B2 B4 B8 BN為8421碼要求用或非門和與非門構成的邏輯圖D1 D2 D3 D4 D5 D6 D7 D8 D9 DN 為十進制數(shù)10線10進制代碼轉(zhuǎn)換成8421碼 學生根據(jù)上圖寫下表達式：B8=B4=B2=B1=實驗要求：學生自己根據(jù)邏輯圖填寫邏輯表達式 分別用TTL芯片，GAL芯片和用VHDL硬件描述語言編寫出該電路的程序，通過FPGA芯片加以實現(xiàn)。獨立完成電路調(diào)試驗證輸入與輸出的關系2.四位海明校驗邏輯設計 數(shù)據(jù)輸出 糾錯部分寄存器譯碼器 校驗碼輸出 奇偶校驗總線造錯輸入數(shù) 據(jù) 輸 入 實驗三、譯碼器及數(shù)碼顯示 ( GAL型)數(shù)碼管是一種常用器件，當你顯示十進制數(shù)時，是有很多電路供你選用，一般根據(jù)所使用的數(shù)碼管是共陽極還是共陰極來選擇對應芯片的。七段發(fā)光二極管（LED）數(shù)碼顯示器的字形與七段熒光數(shù)碼管一樣，外觀為平面型。它的a、b、c、d、e、f、g段是用發(fā)光二極管顯示的，并且分為共陽極和共陰極兩種。共陽極是七個發(fā)光二極管的陽極接在一起，接到高電平（正電源）上，陰極接到譯碼器的輸出端，哪個發(fā)光二極管的陰極為低電平，哪個發(fā)光二極管就亮，而陰極為高電平的發(fā)光二極管就不亮。共陰極是七個發(fā)光二極管的陰極接到一起，接到低電平處，哪個發(fā)光二極管的陽極接高電平，哪個發(fā)光二極管就亮，否則就不亮。這種數(shù)碼特點是電源電壓為5V，與TTL電源一致共陽型數(shù)碼管內(nèi)部結構。 G f VCC a babcdefgabcdefg1 2 3 4 5 a A f gb eeec h.6 7 8 9 10 d 10 h h h e d VCC c h 共陽型數(shù)碼管內(nèi)部結構 共陰型數(shù)碼管內(nèi)部結構共陽極和共陰極兩種LED數(shù)碼管內(nèi)部接線示意圖見圖1。與共陽級LED數(shù)碼相接的七段譯碼器的ag輸出必須是低電平有效。例如用SN74LS47即可（它的輸出級為集電極開路），接線圖如圖2所示。 共陽級LED與74LS47連接圖 1 2 6 7 5 9 4 8 3 7X300 5V 14 15 9 10 11 12 13 3 4 5 16G f e d c b a LT OBR IBR Vcc 74LS47D C B A 7 7 6 2 1 7 8 Q3 Q2 Q1 Q0 若用高電平有效的SN74LS48就不行。如果LED數(shù)碼管是共陰極的，必須用SN74LS48，有的LED數(shù)碼管帶小數(shù)點用h表示。 但是當你要顯示的是16進制信息時，就有點麻煩，就要自己動手去設計組合，當然方法還是很多的。譬如用CPU和8279能實現(xiàn)，用154芯片的非門能實現(xiàn)，用GAL芯片編程做一個也行，最后不行只能與非電路進行組合了，所以關鍵是你有什么樣的器件就采用相應辦法去實現(xiàn)。本次實驗用兩種方法：用與非門等芯片自己獨立進行設計。列真值表，畫卡諾圖，給出邏輯和數(shù)碼管，自己調(diào)試完成實驗。用154芯片和與非門自己設計完成實驗。以上兩種實驗都需在數(shù)碼管的七段輸入串一個100-300的限流電阻。實驗設備：萬用表數(shù)字邏輯實驗儀實驗器件：芯片待定。數(shù)碼管若干個電阻20只74LS154菜單邏輯圖附后因此我們要做的工作是用與非門搭一個16進制譯碼器，16個輸入為D0-D15代表0-15的16進制數(shù)。7個輸出為a，b，c，d，e，f，g，這7個輸出對應著數(shù)碼管的不同筆劃。其中7個電阻為限流電阻，一定要加，否則可能燒壞數(shù)碼管。實驗內(nèi)容：要求設計16進制譯碼器的邏輯圖：總共需要7個4或8輸入的與非門（至于是4輸入還是8輸入，要根據(jù)實際情況而定），每個與非門的輸出便是a，b，c，d，e，f，g中的一個。如要顯示“0”，只須把D0接在輸出為g的與非門的輸入上即可。根據(jù)邏輯圖連好譯碼器，并將電阻、數(shù)碼管連上。通電調(diào)試，直至0-F都能正確顯示為止。經(jīng)教師檢查后，拆線，收拾器材。選做驗證4-16線譯碼器74LS154的功能，將74LS154的輸出分別接在D0-D5，從輸入端輸入4位BCD碼，觀察數(shù)碼管的顯示。 7段碼顯示驅(qū)動邏輯設計 16進制計數(shù)器另外，GAL芯片介紹及使用舉例 通用數(shù)組邏輯GAL: GAL器件是1985年美國LATTICE公司最早生產(chǎn)的一種器件?，F(xiàn)以GAL16V8為例，它的內(nèi)部結構邏輯圖如它的輸出邏輯宏單元OLMC GAL特點： 可測試功能。這是_工藝在工藝競爭中最大優(yōu)勢之一。制造廠利用非?？斓乃俣龋?0ns)擦除功能可對各種器件反復編程和擦處，以直接測試包括AC、DC功能在內(nèi)的各種特性，保證程序和功能100%地滿足用戶要求。而傳統(tǒng)的PLD器件在批量生產(chǎn)時不能測試，只有用戶對其編程后才能檢測這種PLD的功能指針。 低功耗。這是采用CMOS工藝的一個優(yōu)點。它使用戶直接受益，降低了系統(tǒng)功耗，可靠性高，是運行系統(tǒng)溫度低。由于芯片上有較低的節(jié)溫與功耗，CMOS低功耗就允許較高功能的集成度的電路設計，從而能進一步減少系統(tǒng)體積。 高速度。_工藝的另一個優(yōu)點是具有較高的速度其速度可與除ECL電路以外任何工藝生產(chǎn)的任一器件相比。 可重復編程100次以上。 可以加密，以防對邏輯的復制。 具有輸出邏輯宏單元（OLMC)，可由用戶編程形成所需輸出。 將上述這些優(yōu)點集中于一個芯片里，GAL器件將會對TTL/74系列所組成的邏輯電路，低密度的門陣列和所有其它可編程邏輯芯片帶來威脅。GAL芯片非常有利于降低系統(tǒng)造價，減少成品的體積和功耗，還具有更高的可靠性，并能大大簡化系統(tǒng)設計。 GAL的用途： GAL器件主要用于構造各種組合邏輯和時序邏輯，除可完成各種通用TTL電路完成的功能外，還可以構造各種特殊功能。用GAL可縮短開發(fā)周期，在暫時得不到通用TTL器件時可用GAL代替。由于GAL有加密功能，不易被他人仿做。對于初設計、試驗階段的產(chǎn)品，用GAL較方便靈活，它可以快速地反復地擦除、修改。但在定型后，如電路較復雜，且要批量生產(chǎn)時，倒是不一定要用GAL，可采用門陣列，它的成本更低。如生產(chǎn)量更大，也可采用標準單元，它的集成度高。GAL器件的種類及主要參數(shù)：GAL器件分為普通型、通用型、異步型、FPLA型和在線可編程型等五個系列。 GAL的主要參數(shù)器件類型引腳數(shù)最大傳輸時延（ns）電源電流Icc(mA)最多可用輸入數(shù)最多可用輸出數(shù)數(shù)組規(guī)模 普 通 型GAL16V82015，25，3545，901686432GAL20V82415，25，3545，902086440GAL16V8A2015，25，20，1055，90，1151686432GAL20V8A2415，25，20，1055，90，1152086440GAL16V8B207，5，101151686432GAL20V8B247，5，101152086440 通 用 型GAL18V102015，2011518109636GAL22V102410，15，25130221013244GAL26CV122815，20130261212252異步型GAL20RA102412，15，20，3010020108010FPLA型GAL60012430，351502110786432在線可編程型ispGAL16Z82420，25901686432 GAL器件的編程及使用：在對GAL器件進行編程時有多種編譯軟件可供選用，如FM軟件，ABLE軟件，PALASM2軟件等，就這幾種軟件相比而言，它們各有特點。它們各自運算符號的多少決定了用戶編寫邏輯方程的自由度，從下面表格所示可以看出，將F= A B時,ABLE可用A$B表示，而FM只能將F= A B，寫成F = A B + A B來表示。非與或組合邏輯時序邏輯三態(tài)控制異或異或非鎖存控制算符為分組和組合FM/*+=：OEABLE！&#=：$！$( )PALASM2/*：+ ： =：*=由于我們目前使用的是FM， 我們就以此軟件進行GAL編程舉例，僅從應用角度說明GAL的使用方法：下面是首先認識一下GAL16V8芯片的輸入輸出腳排列次序， VCC 19 18 17 16 15 14 13 12 11 GAL16V8D ) L 25LP C749D12 1 2 3 4 5 6 7 8 9 GND 然后在微機上打開一編輯窗口，在此窗口內(nèi)進行編程， 建立用戶源文件：PLD16V8 書寫器件名稱BASIC GATES 文件名或邏輯功能XDP 2000.6.18 編者姓名，時間SHIYAN LATTICE V4.6 用途，公司，版本等 此四行統(tǒng)稱標題行是必須要有的。B C D E M N P Q H GND 這一行為定義輸入腳I J Z Y X W V U A VCC 定義輸出腳；LOGIC EQUATIONS 分號打頭的僅為注釋行，在匯編時將被忽略。U = /A V = B*C W = D+E X = /M+/N /Y = P*/Q+/P*QZ = /H+/I+/JDESCRIPTION 結束句的關鍵詞這個簡單的基本門邏輯小程序就編寫完了，然后再轉(zhuǎn)換生成.JED檔，再通過和微機相連的GAL編程器將上面的編的程序?qū)懭隚AL16V8芯片即可。 不過值得一提的是：1 凡是在編程時沒有用到的輸入輸出腳，一律用NC加以標注2 每個輸入輸出腳名字不能超過8個3 每個表達式中的或相不能超過8個4 每個表達式中的與相不能超過64個5 輸入端不夠用時，可用輸出腳作輸入用，但輸入腳不可作輸出用6 輸入端最多可達16個，輸出端最多可達8個，15，16腳只能作輸出用。7 當設計時序邏輯電路時，第一腳必須接CLOCK時鐘源8 第11腳不能做輸出用，一般接地 VCC=5V，最要注意的是如果用GAL芯片做實驗是在面包板上進行的時候，特別要注意GAL芯片接地腳一定要牢固可靠的接地。然后再接VCC 5V電源，否則GAL 芯片可能就燒壞了。實驗四 時序脈沖分頻分配延遲與整形電路 時序脈沖電路在計算機中是不可缺少的一部分。主要有振蕩源（目前都用晶振）、主脈沖、分頻器、分配器、延遲和整形電路、單脈沖和定數(shù)脈沖電路等組成。以產(chǎn)生周期和所要求的脈沖分配。目前計算機的速度越來越高，對脈沖本身的波形和一致性要求也越來越高。如在高頻電路中，為了保證時間配合，防止干擾等，主脈沖在加以驅(qū)動后以電平（即寬脈沖）和等長線形式并行送到各插件，各插件以相同電路將寬脈沖整行為窄脈沖（幾個ns到幾十個ns）使用。 L17 L15 L16 CP1 CP2 CP3 CP4 CP5 CP6整形電路延遲整形電路 L9 L10 L11 L12 L13 L14按鍵延遲線單脈沖電 路脈沖 組合 電路 CP L1 L2 L3 L4 L5 L6 L7 L8三周期T1T34分頻或2個2分頻5分頻 CLK 10MHZ 時序脈沖分頻，分配，延遲與整形框圖 （Ln = 燈n）實驗目的：掌握同步時序電路和分頻，延遲整形的原理和設計方法， 進一步提高實踐能力。實驗要求：脈沖源為10兆，要求得到主脈沖為1兆，即周期T=lus脈寬500ns（占空比1:1）。在主脈沖CP下產(chǎn)生單拍脈沖CPO（可以不做）。在主脈沖CP下產(chǎn)生三個周期T1-T2，每個周期包括2個主脈沖的分頻分配器，輸出系統(tǒng)波為CP1-CP2。 有CP1得到延遲200ns，波寬為200ns的脈沖CP1.由CP2得波寬為700ns的脈沖CP2.分頻器、周期發(fā)生器均設計成同步型,周期發(fā)生器用移位方式.要寫出設計過程.實驗器材:10兆脈沖源(在實驗儀面板上);雙D觸發(fā)器74LS74;單穩(wěn)74LS123;計數(shù)器74LS161;延遲線或作延遲用的低頻反相器;通用反相器、與門、與非門等;整形、延遲中用的電阻電容.實驗提示: 附框圖供參考。為便于檢查,指示器用圖中給定的. 產(chǎn)生系列波也可用計數(shù)器的選通法,但針對本實驗要求,電路并不簡單. 延遲方法可用單穩(wěn)(但要保持原脈沖寬度一般不用),還可用延遲線、低頻反相器、積分電路(但寬度要變)。 波形整形電路設計也可用單穩(wěn)、延遲時間鍵電路加觸發(fā)器”葫蘆串”結構電路、微積分電路等。整形和延遲方法比較多，在滿足實驗要求的情況下，哪種簡便、經(jīng)濟就選哪種。本實驗中，可任選一種。設計中要防止過渡中的險象，避免冒出不允許的尖脈沖，這種尖脈沖有時示波器看不到所以要分析。 實驗介紹： LS123單穩(wěn)用法：74LS123單穩(wěn)集成塊含兩個單穩(wěn)多諧振蕩器，如圖所示：圖中：a)Q為輸出端 b)A、B為輸入端，A為下跳沿觸發(fā)，B為上跳沿觸發(fā)c)CLR為清零端d)R/C為外接電阻電容端，C為外接電容端，此兩端接電容，R/C端還要接電阻到+5V，用來調(diào)整輸出脈寬。接法如下：脈寬：C1000pf為(0.451)RKCPfns C1000pf為0.45RKcpfs手冊上有圖表可查A 74LS123調(diào)整脈寬方法有兩種:(一)、是在R、C固定時，用周期0.22C的連續(xù)脈沖在輸入端觸發(fā)，可將輸出脈沖加寬到需要的寬度。用加清除脈沖可使輸出脈沖變窄。（二）、是調(diào)整接上的電阻電容之大小，一般使用這種方法。B 74LS123作延遲整形電路的方法：用兩個單穩(wěn)多諧振蕩器，可以組成延遲整形電路，被整形的脈沖從第一個輸入，然后由輸出的后沿觸發(fā)第二個，第二個的輸出即為延遲整形的脈沖，延遲時間取決于R1、C1,寬度取決于R2、C2。下面是將脈寬為2us正脈沖CP，延遲整形得到一個正脈沖CP1，使CP含CP1，且前后沿均差0.5微秒的具體電路： 典型整形電路設原CP寬為X，整形后CP1寬為X1 其中（d）、（e）一般是將CP整形成一個窄脈沖，由延遲器件形成一個時間鏈，根據(jù)需要從時間鏈上引出脈沖去置“0”、置“1”觸發(fā)器，形成滿足各種需要的脈沖。實驗調(diào)試本次實驗在邏輯上基本是串形的，所以可完成一部分調(diào)一部分。先調(diào)五分頻，接著調(diào)四分頻或兩個二分頻、然后調(diào)三個周期、最后調(diào)六個系列波。先用單拍脈沖作脈沖源，看指示燈或萬用表測電位，來查各部分邏輯是否正確。注意在第N態(tài)錯，要查N-1態(tài)。 接上主頻M，用示波器看波形。用雙線經(jīng)B線拉出，探頭上的地線接好，B線接寬脈沖，A線接另一個一般示波器。已接好就不要亂動，若測出差別較大，在非邏輯問題時，一般是示波器問題或未校正好。實驗五八位數(shù)據(jù)串行輸入并行輸出邏輯設計10000001 作起始位01111110 作停止位數(shù)據(jù)控制模塊74161數(shù)據(jù)存儲74273數(shù)據(jù)輸入模塊74164計數(shù)器控制讀取信息實驗六 運算器實驗目的1掌握算術了邏輯部件74181和提前進位發(fā)生器74182等集成塊的結構原理和應用。2熟悉運算器基本組成的控制方法，以及不同的結構進位速度情況。實驗內(nèi)容用74181，74182等集成塊和數(shù)字邏輯實驗儀組成16位可控運算器。線路要求：1輸入數(shù)據(jù)Bi由寄存器控制，其數(shù)量入方法同學們自己選擇，置入時鐘用Q2串行進位和提前進位的方法轉(zhuǎn)換用一開關控制3運算方式用六只開關控制，但CN可靈活接5V，地。時鐘M4運算器輸出用晶體燈觀察實驗儀器，器件，工具（略）實驗要求1控制不同運算方式，并列表記錄運算結果，本次實驗要求是M=H時十六種；M=L時，F(xiàn)=減1，A減B減1，A加B,A加A,A減1,A加1，A減B,A加B加1，計24種。 （正邏輯工作方式）2用雙蹤示波器測試記錄串行進位和提前進位的各自的延遲時間。3寫實驗報告。實驗步驟1設計框圖2設計邏輯電路圖3畫出面包板上布線圖（可?。?出接線表（可省）5接好線并用萬用表檢查是否接好，正確。注意： 1面板不能插倒了。2直流穩(wěn)壓源要事先調(diào)整到5V，并用萬用表檢查。7調(diào)試，記下問題與排除情況8運算器功能測試與記錄（列表）9測試進位時間運算方法為A加1，CN接時鐘脈沖M,Ai=全“I”（Bi無關）使用SR-8雙蹤示波器，B線接CN即M上，其控制開關要拉出；A線接最高位74181的CN+4V上。控制進位方式開關置串行，記下兩線波形前沿相差時間；置前提，記下。10寫報告，有內(nèi)容有：a圖：框圖，邏輯圖Fi串/并進位碼控制運算邏輯運算碼控制BiAiAi寄存器.Bib圖：功能測試表功能測試表包括功能，輸入A，B及輸出Fc串行進行和提前進位延遲時間 （注意均要扣除74157延遲時間約18ns）d問題與排除情況e收獲，體會等16位運算器ALU的設計要求1 掌握算術邏輯運算器單元ALU（74LS181）的工作原理2 ALU能主要完成對二進制信息定點整數(shù)的算術運算，邏輯運算主要有邏輯與、邏輯或、邏輯異或和邏輯非操作3 了解提前進位74LS182芯片的邏輯公式推導4 進位可采取串行進位與并行進位兩種方式MCNS0S1S2S3F3 F2 F1 F0B3 B2 B1 B0 A3 A2 A1 A0算術邏輯運算器單元ALU74LS181芯片進位實驗七 存 儲 器實驗目的1熟悉MOS集成儲存電路的性能和使用。2掌握擴大容量和字長的方法。3了解設計功能較完善的存貯器即有獨立的控制，時序，自檢，校驗功能的存儲器的基本要求。實驗內(nèi)容用1K4的MOS SRAM2114,74161,74244等集成電路構成容量為2K8的功能較完整的存儲器。線路要