電子信息工程.doc

第二章 現(xiàn)代LCD技術第2.1節(jié) 液晶顯示原理 液晶顯示原理起源是在 1888 年時,由奧地利植物學家萊尼茲發(fā)現(xiàn)了一種特殊的混合物質，物質在常態(tài)下是處於固態(tài)和液態(tài)之間，不僅如此，其還兼具固態(tài)物質和液態(tài)物質的雙重特性。在那個年代并沒有對於此物質的適當稱呼，因此就稱之為 Liquid Crystal(顧名思義 就是液態(tài)的晶體)。而液晶的組成物質是一種有機化合物，也就是以碳為中心所構成的化合物。液晶這一呈液體狀的化學物質，象磁場中的金屬一樣，當受到外界電場影響時，其分子會產生精確的有序排列。如果對分子的排列加以適當?shù)目刂?，液晶分子將會允許光線穿越。液晶的這些特點使得它可以被用來當作一種開關，即可以阻礙光線，也可以允許光線通過。液晶單元的底層是由細小的脊構成的，這些脊的作用是讓分子呈平行排列。上表面也是如此，在這兩側之間的分子平行排列，不過當上下兩個表面之間呈一定的角度時，液晶成了隨著兩個不同方向的表面進行排列，就會發(fā)生扭曲。結果便是這個扭曲了的螺旋層使通過的光線也發(fā)生扭曲。如果電流通過液晶，所有的分子將會按照電流的方向進行排列，這樣就會消除光線的扭轉。如果將一個偏振濾光器放置在液晶層的上表面，扭轉的光線通過了，而沒有發(fā)生扭轉的光線將被阻礙。因此可以通過電流的通斷改變LCD中的液晶排列，使光線在加電時射出，而不加電時被阻斷。也有某些設計了省電的需要，有電流時，光線不能通過，沒有電流時，光線通過。 無論是筆記本電腦還是桌面系統(tǒng)，采用的LCD顯示屏都是由不同部分組成的分層結構。位于最后面的一層是由熒光物質組成的可以發(fā)射光線的背光層。背光層發(fā)出的光線在穿過第一層偏振過濾層之后進入包含成千上萬水晶液滴的液晶層。液晶層中的水晶液滴都被包含在細小的單元格結構中，一個或多個單元格構成屏幕上的一個像素。當LCD中的電極產生電場時，液晶分子就會產生扭曲，從而將穿越其中的光線進行有規(guī)則的折射，然后經過第二層過濾層的過濾在屏幕上顯示出來。對于簡單的單色LCD顯示器，如掌上電腦所使用的顯示屏，上述結構已經足夠了。但是對于筆記本電腦所采用的更加復雜的彩色顯示器來說，還需要有專門處理彩色顯示的色彩過濾層。通常，在彩色LCD面板中，每一個像素都是由三個液晶單元格構成，其中每一個單元格前面都分別有紅色，綠色，或藍色的過濾器。這樣，通過不同單元格的光線就可以在屏幕上顯示出不同的顏色?，F(xiàn)在，幾乎所有的應用于筆記本或桌面系統(tǒng)的LCD都使用薄膜晶體管（TFT）激活液晶層中的單元格。TFT LCD技術能夠顯示更加清晰，明亮的圖象。早期的LCD由于是非主動發(fā)光器件，速度低，效率差，對比度小，雖然能夠顯示清晰的文字，但是在快速顯示圖象時往往會產生陰影，影響視頻的顯示效果，因此，如今只被應用于需要黑白顯示的掌上電腦，呼機或手機中。受LCD液晶層中實際單元格數(shù)量的影響，LCD顯示器一般只能提供固定的顯示分辨率。如果用戶需要將800X600的分辨率提升到1024X768的話，只能借助于特定軟件的幫助實現(xiàn)模擬分辨率。 與傳統(tǒng)的CRT顯示器一樣，應用于桌面系統(tǒng)的LCD也被設計成接收波形模擬信號，而非直接由PC產生的數(shù)字脈沖信號。這主要是因為目前桌面系統(tǒng)中的絕大多數(shù)標準顯卡仍然是在將視頻信息由最初的數(shù)字信號轉化為模擬信號之后再傳送給顯示器顯示。雖然桌面系統(tǒng)的LCD被設計成可以接收模擬信號，但是LCD本身仍然只能處理數(shù)字信息，因此當從顯卡接收到模擬信號之后，LCD需要將模擬信號再還原為數(shù)字信號后進行處理。為了解決上述問題帶來的顯示上的不足，最新的桌面LCD采用了一種特殊的帶有數(shù)字連接器圖形卡直接向LCD顯示器傳送數(shù)字信號。 隨著LCD技術的不斷成熟和發(fā)展，顯示屏幕的大小正在逐步增加。以往的筆記本電腦中都是采用8英寸（對角線）固定大小的LCD顯示器，現(xiàn)在，基于TFT技術的桌面系統(tǒng)LCD能夠支持14到18英寸的顯示面板。因為生產廠商是按照實際可視區(qū)域的大小來測定LCD的尺寸，而非向CRT那樣由顯象管的大小決定，所以一般情況下，15英寸LCD的大小就相當于傳統(tǒng)的17英寸彩顯的大小。液晶顯示的驅動就是用來調整施加在液晶顯示器件電極上的電位信號的相位、峰值、頻率等，建立驅動電場，以實現(xiàn)液晶顯示器件的顯示效果。液晶顯示的驅動方式有許多種，常用的驅動方法有：靜態(tài)驅動法和動態(tài)驅動法。對于TN及STN-LCD一般采用靜態(tài)驅動或多路驅動方式。這兩種方式相比較各有優(yōu)缺點。靜態(tài)驅動響應速度快、耗電少、驅動電壓低，但驅動電極度數(shù)必須與顯示筆段數(shù)相同，因而用途不如多路驅動廣。1.靜態(tài)驅動法 靜態(tài)驅動法是獲得最佳顯示質量的最基本的方法。它適用于筆段型液晶顯示器件的驅動。表一示出此類液晶顯示器件的電極結構，當多位數(shù)字組合時，各位的背電極BP是連接在一起的。振蕩器的脈沖信號經分頻后直接施加在液晶顯示器件的背電極BP上，而段電極的脈沖信號是由顯示選擇信號A與時序脈沖通過邏輯異或合成產生，當某位顯示像素被顯示選擇時，A1，該顯示像素上兩電極的脈沖電壓相位相差180。，在顯示像素上產生2V的電壓脈沖序列，使該顯示像素呈現(xiàn)顯示特性；當某位顯示像素為非顯示選擇時，A0，該顯示像素上兩電極的脈沖電壓相位相同，在顯示像素上合成電壓脈沖為0V，從而實現(xiàn)不顯示的效果。這就是靜態(tài)驅動法。為了提高顯示的對比度，適當?shù)卣{整脈沖的電壓即可。 2.動態(tài)驅動法 當液晶顯示器件上顯示像素眾多時，如點陣型液晶顯示器件，為了節(jié)省龐大的硬件驅 動電路，在液晶顯示器件電極的制作與排列上作了加工，實施了矩陣型的結構，即把水平一組顯示像素的背電極都連在一起引出，稱之為行電極，把縱向一組顯示像素的段電極都連接起來一起引出，稱之為列電極。在液晶顯示器上每一個顯示像素都由其所在的列與行的位置唯一確定。在驅動方式上相應地采用了類同于CRT的光柵掃描方法。液晶顯示的動態(tài)驅動法是循環(huán)地給行電極施加選擇脈沖，同時所有為顯示數(shù)據的列電極給出相應的選擇或非選擇的驅動脈沖，從而實現(xiàn)某行所有顯示像素的顯示功能，這種行掃描是逐行順序進行的，循環(huán)周期很短，使得液晶顯示屏上呈現(xiàn)出穩(wěn)定的圖象。我們把液晶顯示的掃描驅動方式稱為動態(tài)驅動法。 第2.2節(jié) 現(xiàn)代LCD技術簡介在七十年代初液晶開始作為一種顯示媒體使用以來，液晶的應用范圍被逐漸拓寬，到目前已涉及游戲機，手機/電話機，電視，筆記本電腦/掌上電腦，DC/DV以及液晶顯示器等領域。在1984年，歐美提出STN-LCD，而同時TFT-LCD技術也被提出，但仍不成熟，在80年代末，在日本掌握了STN-LCD的生產技術，在93年，日本又掌握了TFT-LCD生產技術，液晶顯示器開始向廉價低成本的方向發(fā)展，隨后DSTN-LCD誕生；另一方面高端的薄膜式液晶管TFT-LCD發(fā)展，97年，日本建成了一大批大基板尺寸的第三代TFT-LCD生產線。在此期間，韓國和我國臺灣開始介入液晶顯示器生產領域，我國內地企業(yè)也引進生產線，生產TN-LCD，東亞地區(qū)逐漸發(fā)展成為世界液晶顯示器的主要生產地，第三代半及第四代TFT-LCD生產線開始建立，日本，韓國和中國（含臺灣?。┰谝壕э@示器生產及技術上開始走在世界前列。大家知道，液晶是一種具有規(guī)則性分子排列的有機化合物，它既不是固體也不是液體，它是介于固態(tài)和液態(tài)之間的物質，把它加熱時它會呈現(xiàn)透明的液體狀態(tài)，把它冷卻時它則會出現(xiàn)結晶顆粒的渾濁固體狀態(tài)。液晶按照分子結構排列的不同分為三種：粘土狀的smectic液晶，細柱形的Nematic液晶和軟膠膽固醇狀的Cholestic液晶。這三種液晶的物理特性各不相同，而第二類的細柱形的Nematic液晶最適于制造液晶顯示器。按物理結構常見的液晶顯示器可分為以下幾種:中文名英文名簡稱屬性扭曲向外形Twisted NematicTN無源矩陣LCD超扭曲向外形Super TNSTN無源矩陣LCD雙層扭曲向外形Dual Scan Tortuosity NomogaraphDSTN無源矩陣LCD薄膜晶體管型Thin Film TransistorTFT有源矩陣LCD表2.1常見液晶顯示器大家從上面就可看出TN、STN、DSTN三種液晶都屬于無源矩陣LCD，它們的原理基本相同，不同之處只是各個液晶分子的扭曲角度略有差異而已，其中DSTN（俗稱“偽彩”）在早期的筆記本電腦顯示器及掌上游戲機上廣為應用，但由于必須借用外界光源來顯像所以其有很大的應用局限性，但這些早期的反射型單色或彩色沒有背光設計的LCD可以做的更薄、更輕和更省電，如果能在技術上對其進行革新這些東東對于掌上型電腦和游戲機來說還是非常有用的。而STN超扭曲向外型無源矩陣LCD則是我們今天小型液晶顯示器上應用的主流，它具有屏幕反映速度快，對比度好，亮度高，可視角度大等優(yōu)點。最早的液晶顯示器TN它由玻璃板，偏光器、ITO膜組成兩個夾層等組成，它是所有液晶顯示器技術原理的鼻祖。而TN系列液晶顯示器一樣由玻璃基板、ITO膜、配向膜、偏光板等部分組成，它也同樣采用兩夾層間填充液晶分子的設計，只不過把TN上部夾層的電極改成FET晶體管，而下層改為共同電極。第2.3節(jié) LCD的特點、應用和市場的發(fā)展現(xiàn)狀 LCD也就是液晶顯示器的英文簡稱，它可以顯示漢字、字符和圖形，同時還具有低壓、低功耗、體積小、重量輕和超薄等很多優(yōu)點。隨著嵌入式系統(tǒng)的應用越來越廣泛，功能的越來越強大，許多工作在Linux下的圖形界面軟件包的開發(fā)和移植工作中都涉及到底層LCD驅動的開發(fā)問題，因此在嵌入式系統(tǒng)中開發(fā)LCD驅動得以廣泛運用。相比于其它終端顯示設備，液晶顯示器具有低壓、微功耗、顯示信息量大、體積小等優(yōu)點，在移動通信終端、便攜計算機、GPS衛(wèi)星定位系統(tǒng)等領域有廣泛用途，成為使用量最大的顯示器件。液晶顯示控制器作為液晶驅動電路的核心部件通常由集成電路組成，通過為液晶顯示系統(tǒng)提供時序信號和顯示數(shù)據來實現(xiàn)液晶顯示。隨著大容量可編程邏輯器件的不斷涌現(xiàn)，F(xiàn)PGA技術越來越多地應用在大規(guī)模集成電路的設計中。FPGA(Field Programmable Gate Array)具有功能強大、集成度高、靈活性好、速度快、高穩(wěn)定性和易于實現(xiàn)復雜邏輯功能等優(yōu)點。以FPGA為硬件編程語言來實現(xiàn)的LCD控制器，具有易于集成到片上系統(tǒng) 、方便修改、適應不同液晶顯示器的特點。與傳統(tǒng)嵌入式系統(tǒng)設計不同，Nios系統(tǒng)的開發(fā)分硬件開發(fā)和軟件開發(fā)兩個流程，SOPC是可編程技術發(fā)展到一定階段的必然產物。它作為SOC和PLD/FPGA相結合的一項綜合技術，集合了兩者的優(yōu)點，適合于兩者的應用領域?，F(xiàn)代社會，以計算機技術為核心的信息技術迅速發(fā)展，以及信息的爆炸式增長，人類獲得的視覺信息很大部分是從各種各樣的電子顯示器件上獲得的，對這些顯示器件的要求也越來越高。在這些因素的驅動下，顯示技術也取得了飛速的發(fā)展。使用FPGA/CPLD設計的液晶控制器具有很高的靈活性， 集成式的控制芯片具有包括了縮小了IC的體積、低功率消耗、降低封裝基于FPGA的LCD控制器設計的成本、節(jié)省電路板的數(shù)量及體積等優(yōu)點，并使材料成本及LCD后段組裝成本得以降低，因此許多廠商紛紛朝向高集成度控制芯片發(fā)展，并積極開發(fā)視訊應用的控制芯片。而最新趨勢Smart Panel，在制程上則有簡化流程、減少材料成本等優(yōu)點。根據相關資料顯示，Smart Panel可降低約10%15%的成本，這也是國外一些大廠所鐘愛的方式。 為降低控制IC 成本，眾多IC廠商紛紛推出集成式的單芯片控制IC。美國的Genesis最早推出集成式IC，將ADC、Scaler、OSD （內置菜單）與PLL(鎖相環(huán))為一顆單芯片控制IC。接著更進一步集成入DVI 組件，形成LCD 雙模控制IC。其組件集成數(shù)量持續(xù)增多，并漸漸添加Video 的功能。當前Genesis 最高集成度的產品，集成入的組件已經包括ADC、Scaler、PLL、OSD、TCON 與DVI，僅剩Video 的功能以及SDRAM 的組件尚未集成。 隨著市場競爭的加劇，液晶顯示器廠商的成本壓力越來越大，必須采用更簡單的線路設計實現(xiàn)液晶顯示器的功能，以期降低成本，才能在市場競爭中立于不敗之地。 LCD控制IC必將向高集成度方向發(fā)展，以滿足市場需要。而在LCD的應用以及市場方面，雖然手機仍然是中小尺寸液晶顯示屏(LCD)的最主要應用設備，但便攜導航設備(PND)、數(shù)碼相框和MP3/便攜媒體播放器(PMP)等新型設備，正在該市場的銷售額中占有越來越大的份額。由于這些產品使用的顯示屏大于手機所用的顯示屏，因此在供應商的工廠中同樣需要更多的面板，這對于LCD面板生產商來說是個絕好的機會。各種中小尺寸LCD的產能擴張和價格下降，促進了其應用領域的多元化。這又進一步刺激了需求，并吸引許多其它產品來采用中小型LCD，如白色家電和零售標牌。 大多數(shù)行業(yè)內的公司認為，為了利用手機市場和新興產品，中小尺寸顯示屏供應商必須相應地平衡和調整策略，否則就可能錯失整個市場。 導航設備PND的主要功能是顯示GPS信息，因此能否顯示詳細并準確地圖影像非常關鍵。這使得許多PND制造商把目光轉向了更加精確的小型LCD。 這方面出現(xiàn)的需求促使iSuppli公司把2011年PND顯示屏市場的出貨量預測提高到了6,050萬部。2006年的出貨量為1,080萬部，2006-2011年出貨量的年復合增長率是41.3%。Suppli以前預測2011年出貨量是5,400萬部。 盡管中小尺寸LCD價格下降，但2011年PND顯示屏的營業(yè)額將從2006年的3.24億美元上升到7.76億美元，年復合增長率為19.1%。2007年一年，PND顯示屏銷售額將比2006年的3.24億美元增長近一倍，達到6.35億美元。 媒體播放器但PND不是推動中小尺寸顯示屏市場繁榮的唯一消費電子產品。MP3/PMP目前是使此類顯示屏出貨量增長最快的領域之一。 iSuppli公司預測，2011年底MP3/PMP單位出貨量將達到2.05億，而2007年預計為1.63億。 基于FPGA的LCD控制器設計這相當于2011年顯示屏銷售額將達到16億美元，略低于2007年的17億美元，這主要是因為中小型LCD價格隨著產能擴張和制造工藝改進而不斷下降。推動顯示屏單位出貨量增長的因素包括： 消費電子公司蘋果和它的iPod產品線，以及距蘋果最近的競爭對手緊追不舍，從而推動MP3/PMP市場整體增長。 MP3音樂播放器變身進入了PMP領域。有源矩陣LCD供應商正在緊盯這個市場，以防止AMOLED供應商染指。 因為PMP是消費電子產業(yè)中增長最快的領域之一，而且隨著更多的產品涌現(xiàn)，將需要更多的LCD來滿足需求。 數(shù)碼相框和便攜DVD播放器等其它應用每年需要的顯示屏越來越多。這些應用需要較大的顯示屏(7.0英寸)，因此它們的需求增長可能對產能分配和供需平衡造成較大的影響。第2.3節(jié) STN-LCD技術的顯示原理 STN型的顯示原理與TN相類似，不同的是TN扭轉式向列場效應的液晶分子是將入射光旋轉90度，而STN超扭轉式向列場效應是將入射光旋轉180270度。傳統(tǒng)的TN-LCD（扭曲向外液晶顯示器件）具有電光響應速度緩慢，閥值特性很不明顯的弱點，這給多路驅動造成困難，使其在大信息量的視頻顯示上受到限制。通過將TN-LCD液晶分子的扭曲角度由90加大到180至360之間就可以制成STN-I CD（超扭曲向外液晶顯示器件）。STN-I CD大大提高了顯示特性，目前幾乎所有的點陣圖形和大部分點陣字符LCD均已采用了STN模式，STN-I CD技術在液晶產業(yè)中已處于逐漸成熟和完善的階段。將涂有透明導電層的玻璃上光刻形成特定的透明電極，在兩片這種玻璃授板間夾上一層STN-I CD材料，四周密封，形成一個厚度僅為微米量級的扁平液晶盒。由于玻璃內表面涂有定向膜并進行了定向處理，盒內液晶分子沿玻璃表面平行排列，如果兩片玻璃內表面定向層處理的方向呈一定的夾角，則液晶分子在這兩片玻璃之間以角度扭曲由于STN-LCD液晶分子在盒中的扭曲螺旋距比可見光波長大的多，所以當垂直于玻璃表面一側的直線偏振光入射后，其偏光方向在通過整個赦晶層后會被扭曲角度一側的直線偏振光入射后，其偏光方向在通過整個赦晶層后回被扭曲角度另一側射出，因此此液晶盒具有在成角度偏振片間透光的作用和功能。如果在液晶盒上施加一個電壓并達到一定值后，液晶分子長軸將開始沿電場方向傾斜，當電壓達到2倍閥值電壓后，除電極表面的分子外，所有的赦晶盒內兩電極之間的液晶分子都變成沿電場方向的再排列，這時角度旋光功能消失，在成角度的偏光片之間失去了旋光作用使器件不能再透光。因此，將STN LCD放在成角度的偏振片之間就可以用給液晶盒通電的辦法使光改變其透過和遮住狀態(tài)從而實現(xiàn)顯示的功能。液晶屏幕的驅動方式：單純矩陣驅動方式是由垂直與水平方向的電極所構成，選擇要驅動的部分由水平方向電壓來控制，垂直方向的電極則負責驅動液晶分子。在TN與STN型的液晶顯示器中，所使用單純驅動電極的方式，都采用X、Y軸的交叉方式來驅動，因此如果顯示部分越做越大的話，那么中心部分的電極反應時間可能就會比較持久。而為了讓屏幕顯示一致，整體速度就會變慢。講的簡單一點，就好像是CRT顯示器的屏幕更新頻率不夠快，那是使用者就會感到屏幕閃爍、跳動；或者是當需要3D動畫顯示時，但顯示器的顯示速度卻無法跟上，顯示出來的結果可能就會有延遲的現(xiàn)象。第2.4節(jié) 動態(tài)STN-LCD驅動方法 STN-LCD的顯示效果是由于在顯示像素上施加了電場的緣故，而這個電場是由顯示像素前后兩個電極上的電壓信號所產生的。在顯示像素上建立直流電場并不困難，但直流電場將導致液晶材料的化學反應和點擊老化。從而迅速降低液晶材料的壽命，因此必須建立交流電場，并要求這個電場中的直流分量盡可能小，通常要求小于50mv。因此STN-LCD必須采用交流驅動。STN-LCD顯示驅動方法有很多種，常用的有靜態(tài)驅動法和動態(tài)驅動法。當STN-LCD顯示像素眾多時，若使用靜態(tài)驅動法將會產生眾多的引腳以及龐大的驅動電路，實現(xiàn)起來有困難，因此常用動態(tài)驅動法。動態(tài)驅動法中STN-LCD電極的制作和排布為矩陣型結構，即把水平一組顯示像素的電極連接在一起引出稱之為行電極，用COM符號表示，把縱向一組顯示像素的電極連在一起引出，稱之為列電極，用符號SEG表示。每個STN-LCD顯示像素都由其所有行和列的位置唯一確定。動態(tài)驅動法就是采用逐行、逐環(huán)地給行電極施加選擇脈沖，同時所有的列電極給出該行像素對應的選擇或非選擇脈沖，從而實現(xiàn)一行所有顯示像素的驅動，循環(huán)一次稱為一幀。這種掃描是逐行順序進行的，循環(huán)周期很短，使得STN-LCD顯示屏上呈現(xiàn)穩(wěn)定的圖像效果。一幀中每一行的選擇時間是相等的，若一幀的掃描行數(shù)為N，則一行所占用的掃描時間為一幀的1/N，該值稱為占空比系數(shù)。在特定電壓下，掃描行數(shù)的增加將使占空比下降，從而引發(fā)液晶像素上交變電場有效值的下降，降低了顯示質量，因而隨著顯示像素的增多就需要適度的提高電場電壓的有效值來保證顯示質量。動態(tài)驅動方式下，某一液晶像素顯示效果是由施加在行電極上的選擇與施加在列電極上的選擇電壓的臺成來實現(xiàn)的。與該像素不在同一行及同一列上的像素都處于非選擇狀態(tài)下，而與該像素在同一行或同一列的像素均有選擇電壓加入，稱為半選擇點。當半選擇點的電壓接近液晶閥值電壓時屏上將出現(xiàn)不應該有的半顯示現(xiàn)象，這回使得對比速度下降，這種現(xiàn)象叫做“交叉效應”，在動態(tài)驅動法中可采用偏壓技術來解決這一問題。平均電壓法是解決“交叉效應”的有效辦法，其原理是把半選擇點和非選擇點上的電壓平均化。若顯示點電壓為Vlcd,則半選擇點和非選擇點電壓為Vlcd/，其中為整數(shù)，稱為偏壓比。平均電壓法適度提高非選擇點上的電壓來抵消半選擇點上的電壓，從而擴大選擇點和半選擇點的電壓之間的差距，提高顯示對比度，又使非選擇和半選擇點的顯示更均勻一致。對比度是衡量液晶顯示質量的重要標志。只要驅動電壓的有效值足夠大液晶就可以實現(xiàn)顯示，且選通時的透過率與有效值成正比，而對比度是透過率之比，所以只要確定了選通電壓有效值與非選通電壓有效值之比就能預測出顯示對比度的好壞。第3章 現(xiàn)代ARM與FPGA技術第3.1節(jié) ARM概述 ARM（AdvancedRISCMachines），既可以認為是一個公司的名字，也可以認為是對微處理器的通稱，還可以認為是一種技術的名字。 ARM處理器是一個32位元精簡指令集(RISC)處理器架構,其廣泛地使用在許多嵌入式系統(tǒng)設計 ARM處理器特點：1、 體積小、低功耗、低成本、高性能； 2、 支持Thumb（16位）/ARM（32位）雙指令集，能很好的兼容8位/16位器件； 3、大量使用寄存器，指令執(zhí)行速度更快； 4、大多數(shù)數(shù)據操作都在寄存器中完成； 5、尋址方式靈活簡單，執(zhí)行效率高； 6、指令長度固定。 ARM處理器系列 ARM7系列ARM9系列ARM9E系列ARM10E系列 Secur-Core系列Intel的X scaleIntel的Strong Arm ARM11系列 其中，ARM7、ARM9、ARM9E和ARM10為4個通用處理器系列，每一個系列提供一套相對獨特的性能來滿足不同應用領域的需求。SecurCore系列專門為安全要求較高的應用而設計。ARM處理器結構體系結構 1、 CISC（ComplexInstructionSetComputer，復雜指令集計算機）。在CISC指令集的各種指令中，大約有20%的指令會被反復使用，占整個程序代碼的80%。而余下的80%的指令卻不經常使用，在程序設計中只占20%。 2 RISC（ReducedInstructionSetComputer，精簡指令集計算機）。RISC結構優(yōu)先選取使用頻最高的簡單指令，避免復雜指令；將指令長度固定，指令格式和尋地方式種類減少；以控制邏輯為主，不用或少用微碼控制等 RISC體系結構應具有如下特點： 1、采用固定長度的指令格式，指令歸整、簡單、基本尋址方式有23種。 2、使用單周期指令，便于流水線操作執(zhí)行。 3、大量使用寄存器，數(shù)據處理指令只對寄存器進行操作，只有加載/存儲指令可以訪問存儲器，以提高指令的執(zhí)行效率。 除此以外，ARM體系結構還采用了一些特別的技術，在保證高性能的前提下盡量縮小芯片的面積，并降低功耗： 4、所有的指令都可根據前面的執(zhí)行結果決定是否被執(zhí)行，從而提高指令的執(zhí)行效率。 5、可用加載/存儲指令批量傳輸數(shù)據，以提高數(shù)據的傳輸效率。 6、可在一條數(shù)據處理指令中同時完成邏輯處理和移位處理。 7、在循環(huán)處理中使用地址的自動增減來提高運行效率。寄存器結構ARM處理器共有37個寄存器，被分為若干個組（BANK），這些寄存器包括： 1、31個通用寄存器，包括程序計數(shù)器（PC指針），均為32位的寄存器。 2、6個狀態(tài)寄存器，用以標識CPU的工作狀態(tài)及程序的運行狀態(tài)，均為32位，目前只使用了其中的一部分。指令結構 ARM微處理器的在較新的體系結構中支持兩種指令集：ARM指令集和Thumb指令集。其中，ARM指令為32位的長度，Thumb指令為16位長度。Thumb指令集為ARM指令集的功能子集，但與等價的 ARM代碼相比較，可節(jié)省30%40%以上的存儲空間，同時具備32位代碼的所有優(yōu)點。市場前景微軟公司（2011年）宣布，下一版Windows將正式支持ARM處理器。這是計算機工業(yè) 發(fā)展歷史上的一件大事，標識著x86處理器的主導地位發(fā)生動搖。目前在移動設備市場，ARM處理器的市場份額超過90%；在服務器市場，今年（2011年）就會有2.5GHz的服務器上市；在桌面電腦市場，現(xiàn)在又有了微軟的支持。ARM成為主流，恐怕指日可待。難怪有人驚呼，Intel公司將被擊??！與這場轟轟烈烈的變革相比，它的主角ARM公司卻沒有受到太多的關注，顯得不太起眼。這家遠離硅谷、位于劍橋大學的英國公司，到底是怎么走到今天的，居然能將芯片巨人Intel拉下馬？ 展望未來，即使Intel成功地實施了Atom戰(zhàn)略，將x86芯片的功耗和價格大大降低，它與ARM競爭也將非常吃力。因為ARM的商業(yè)模式是開放的，任何廠商都可以購買授權，所以未來并不是Intel vs. ARM，而是Intel vs. 世界上所有其他半導體公司。那樣的話，Intel的勝算能有多少呢？ 第3.2節(jié) EDA簡介一、概述： EDA是電子設計自動化（Electronic Design Automation）縮寫，是90年代初從CAD（計算機輔助設計）、CAM（計算機輔助制造）、CAT（計算機輔助測試）和CAE（計算機輔助工程）的概念發(fā)展而來的。EDA技術是以計算機為工具，根據硬件描述語言HDL（ Hardware Description language）完成的設計文件，自動地完成邏輯編譯、化簡、分割、綜合及優(yōu)化、布局布線、仿真以及對于特定目標芯片的適配編譯和編程下載等工作。典型的EDA工具中必須包含兩個特殊的軟件包，即綜合器和適配器。綜合器的功能就是將設計者在EDA平臺上完成的針對某個系統(tǒng)項目的HDL、原理圖或狀態(tài)圖形描述，針對給定的硬件系統(tǒng)組件，進行編譯、優(yōu)化、轉換和綜合，最終獲得我們欲實現(xiàn)功能的描述文件。綜合器在工作前，必須給定所要實現(xiàn)的硬件結構參數(shù)，它的功能就是將軟件描述與給定的硬件結構用一定的方式聯(lián)系起來。也就是說，綜合器是軟件描述與硬件實現(xiàn)的一座橋梁。綜合過程就是將電路的高級語言描述轉換低級的、可與目標器件FPGA/CPLD相映射的網表文件。適配器的功能是將由綜合器產生的王表文件配置與指定的目標器件中，產生最終的下載文件，如JED文件。適配所選定的目標器件（FPGA/CPLD芯片）必須屬于在綜合器中已指定的目標器件系列。硬件描述語言HDL是相對于一般的計算機軟件語言，如：C、PASCAL而言的。HDL語言使用與設計硬件電子系統(tǒng)的計算機語言，它能描述電子系統(tǒng)的邏輯功能、電路結構和連接方式。設計者可利用HDL程序來描述所希望的電路系統(tǒng)，規(guī)定器件結構特征和電路的行為方式；然后利用綜合器和適配器將此程序編程能控制FPGA和CPLD內部結構，并實現(xiàn)相應邏輯功能的的門級或更底層的結構網表文件或下載文件。目前，就FPGA/CPLD開發(fā)來說，比較常用和流行的HDL主要有ABEL-HDL、AHDL和VHDL。 隨著電子技術的不斷發(fā)展與進步，電子系統(tǒng)的設計方法發(fā)生了很大的變化，傳統(tǒng)的設計方法正逐步退出歷史舞臺，而基于EDA技術的芯片設計正在成為電子系統(tǒng)設計的主流。目前，大規(guī)?？删幊踢壿嬈骷?PLD)得到越來越廣泛的應用，其強大的功能也逐漸從各種器件中顯露出來。如今的可編程器件其自身功能愈加強大的同時，更使系統(tǒng)趨于小型化，高集成度和高可靠性。與此同時，器件所具有的靜態(tài)可重復編程和動態(tài)在系統(tǒng)重構的特性，使得系統(tǒng)設計周期大大縮短，降低了設計費用和設計風險，極大的提高了電子系統(tǒng)設計的靈活性和通用性?？删幊踢壿嬈骷N類很多，其中現(xiàn)場可編程門陣列（FPGA)編程靈活，應用范圍廣。器件技術成熟，一片F(xiàn)PGA就可替代上百片標準器件，有多達數(shù)百條Io引腳，更主要的邏輯功能較以在一片F(xiàn)PGA中實現(xiàn)。因此，著名的可編程邏輯器件生產廠家美國Altera公司提出了基于PLD的SOC(System on Chip，片上系統(tǒng))設計方案一SOPc(System on a Programmable Chip，片上可編程系統(tǒng))。SOPC是SOC技術和可編程邏輯技術結合的產物，是基于FP(；A解決方案的SOC，是一種特殊的嵌入式系統(tǒng)。首先它是SOC，即可以由單個芯片完成整個系統(tǒng)的主要邏輯功能；其次，它還是可編程系統(tǒng)，具有靈活的設計方式，可裁減、可擴充、可升級，并具備一定的系統(tǒng)可編程功能。將SOPC技術引入系統(tǒng)設計中，將會使設計功耗更低，體積更小，性能更加優(yōu)越，功能更加強大。復雜的小型系統(tǒng)可二、基于EDA工具的FPGA/CPLD開發(fā)流程：開發(fā)步驟：1、 文本/原理圖編輯與修改。首先利用EDA工具的文本或圖形編輯器將設計者的設計意圖用文本（ABEL-HDL程序）或圖形方式（原理圖或狀態(tài)圖）表達出來。2、 編譯。完成設計描述后即可通過編譯器進行排錯編譯，變成特定的文本格式，為下一步的綜合做準備。3、 綜合。這是將軟件設計與硬件的可實現(xiàn)性掛鉤，是將軟件轉化為硬件電路的關鍵步驟。綜合后HDL綜合器可生成ENIF、XNF或VHDL等格式的網表文件，他們從門級開始描述了最基本的門電路結構。4、 行為仿真和功能仿真。利用產生的網表文件進行功能仿真，以便了解設計描述與設計意圖的一致性。（該步驟可以略去）5、 適配。利用FPGA/CPLD布局布線適配器將綜合后的網表文件針對某一具體的目標器件進行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、布局布線。該操作完成后，EDA軟件將產生針對此項設計的適配報告和JED下載文件等多項結果。適配報告指明了芯片內資源的分配與利用、引腳鎖定、設計的布爾方程描述情況。6、 功能仿真和時序仿真。該不妨真實接近真實器件運行的方針，仿真過程已將器件的硬件特性考慮進去了，因此仿真精度要高的多。（該步驟也可略去）7、 下載。如果以上的所有過程都沒有發(fā)現(xiàn)問題，就可以將適配器產生的下載文件通過FPGA/CPLD下載電纜載入目標芯片F(xiàn)PGA或CPLD中。8、 硬件仿真與測試。第3.3節(jié) FPGA的概念以及發(fā)展狀況FPGA（FieldProgrammable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。一、背景FPGA作為一種可編程邏輯器件，現(xiàn)場可編程門陣列的出現(xiàn)是可編程邏輯器件發(fā)展變化的必 然，它的出現(xiàn)推動著可編程邏輯器件的進一步發(fā)展。因此說，了解了可編程邏輯器件的的發(fā) 展歷程，也就了解了FPGA的發(fā)展歷程。 可編程邏輯器件(FPGA)是20世紀70年代發(fā)展起來的一種新型期間。它的應用不僅簡化 了電路設計，降低了成本，提高了系統(tǒng)的可靠性，而且給數(shù)字系統(tǒng)的設計方式帶來了革命性 的變化。 可編程邏輯器件的發(fā)展是以微電子創(chuàng)作技術的不斷進步為基礎的， 其結構和工藝的 變化經歷了一個不斷發(fā)展變革的過程。 20世紀70年代， 早期的可編程邏輯器件只有可編程只讀存儲器， 紫外線可擦除制度儲存 器和電可擦除只讀儲存器3種。 隨后，出現(xiàn)了一類結構稍微復雜的可編程芯片，即可編程邏輯陣列(PLA)。PLA在結構 上由一個可編程的與陣列和可編程的或陣列構成，陣列規(guī)模小，編程過程復雜繁瑣。PLA既 有現(xiàn)場可編程的，也有掩膜可編程的。 在這之后出現(xiàn)了可編程陣列邏輯(PAL)器件，它由一個可編程的“與”平面和一個固定 EPROM技術和EEPROM 的“或” 平面構成， 是現(xiàn)場可編程的。 它的實現(xiàn)工藝由反熔絲技術、 技術3種。在PLA的基礎上，又發(fā)展除了一種通用陣列邏輯(GAL)，如GAL16V8、GAL22V10 等。它采用了輸出邏輯宏單元結構和EEPROM工藝，實現(xiàn)了電可擦除、電可改寫，由于其 輸出結構是可編程的邏輯宏單元，因而其設計具有很強的靈活性，至今仍有許多應用。 這些早期的PLD器件的一個共同特點是可以實現(xiàn)速度特性較好的邏輯功能， 但由于其結 構過于簡單，因此，只能用于實現(xiàn)較小規(guī)模的電路設計 為了彌補這一缺陷，20世紀80年代中期，著名的可編輯邏輯器件廠商Altera和Xilinx分 別推出了擴展型的復雜可編程邏輯器件(CPLD)和類似于標準門陣列的現(xiàn)場可編程門陣列 (FPGA)。CPLD和FPGA的功能基本相同，只是芯片的內部原理和結構有些差別。這兩種器 件兼容了PAL和GAL器件的優(yōu)點，具有體系結構靈活、邏輯資源豐富、集成度高以及適用范 圍廣等特點，可用于實現(xiàn)較大規(guī)模的電路設計，編程也很靈活，所以，被廣泛應用于產品的 原型設計和小批量生產之中。幾乎所有使用PAL、GAL和中小規(guī)模通用數(shù)字集成電路的場合 均可應用CPLD和FPGA器件。 如今，F(xiàn)PGA器件已成為當前主流的可編輯邏輯器件之一。經過近20年的發(fā)展，可編輯 邏輯器件已經取得了長足的進步， 資源更加豐富， 使用越來越方便。 將來的可編程邏輯器件， 密度會更高、速度會更快、功耗會更低，同時還會增加更多新的功能，向著集成了可編程邏輯、CPU、儲存期等組件的可編程單片系統(tǒng)(SOPC)方向發(fā)展目前以硬件描述語言（Verilog 或 VHDL）所完成的電路設計，可以經過簡 單的綜合與布局，快速的燒錄至 FPGA 上進行測試，是現(xiàn)代 IC 設計驗證的技術主流。這些可編輯元件可以被用來實現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復雜一些的組合功能比如解碼器或數(shù)學方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器（Flipflop）或者其他更加完整的記憶塊。系統(tǒng)設計師可以根據需要通過可編輯的連接把FPGA內部的邏輯塊連接起來，就好像一個電路試驗板被放在了一個芯片里。一個出廠后的成品FPGA的邏輯塊和連接可以按照設計者而改變，所以FPGA可以完成所需要的邏輯功能。 FPGA一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復雜的設計，而且消耗更多的電能。但是他們也有很多的優(yōu)點比如可以快速成品，可以被修改來改正程序中的錯誤和更便宜的造價。廠商也可能會提供便宜的但是編輯能力差的FPGA。因為這些芯片有比較差的可編輯能力，所以這些設計的開發(fā)是在普通的FPGA上完成的，然后將設計轉移到一個類似于ASIC的芯片上。另外一種方法是用CPLD（復雜可編程邏輯器件備）。 二、CPLD與FPGA的關系早在1980年代中期，F(xiàn)PGA已經在PLD設備中扎根。CPLD和FPGA包括了一些相對大數(shù)量的可編輯邏輯單元。CPLD邏輯門的密度在幾千到幾萬個邏輯單元之間，而FPGA通常是在幾萬到幾百萬。 CPLD和FPGA的主要區(qū)別是他們的系統(tǒng)結構。CPLD是一個有點限制性的結構。這個結構由一個或者多個可編輯的結果之和的邏輯組列和一些相對少量的鎖定的寄存器。這樣的結果是缺乏編輯靈活性，但是卻有可以預計的延遲時間和邏輯單元對連接單元高比率的優(yōu)點。而FPGA卻是有很多的連接單元，這樣雖然讓它可以更加靈活的編輯，但是結構卻復雜的多。 CPLD和FPGA另外一個區(qū)別是大多數(shù)的FPGA含有高層次的內置模塊（比如加法器和乘法器）和內置的記憶體。因此一個有關的重要區(qū)別是很多新的FPGA支持完全的或者部分的系統(tǒng)內重新配置。允許他們的設計隨著系統(tǒng)升級或者動態(tài)重新配置而改變。一些FPGA可以讓設備的一部分重新編輯而其他部分繼續(xù)正常運行。 三、FPGA芯片結構目前主流的FPGA仍是基于查找表技術的，已經遠遠超出了先前版本的基本性能，并且整合了常用功能（如RAM、時鐘管理和DSP）的硬核（ASIC型）模塊。FPGA芯片主 要由7部分完成，分別為：可編程輸入輸出單元、基本可編程邏輯單元、完整的時鐘管理、嵌入塊式RAM、豐富的布線資源、內嵌的底層功能單元和內嵌專用硬件模塊。 四、FPGA芯片的內部結構每個模塊的功能如下： 1、可編程輸入輸出單元（IOB） 可編程輸入/輸出單元簡稱I/O單元，是芯片與外界電路的接口部分，完成不同電氣特性下對輸入/輸出信號的驅動與匹配要求，F(xiàn)PGA內的I/O按組分類，每組都能夠獨立地支持不同的I/O標準。通過軟件的靈活配置，可適配不同的電氣標準與I/O物理特性，可以調整驅動電流的大小，可以改變上、下拉電阻。目前，I/O口的頻率也越來越高，一些高端的FPGA通過DDR寄存器技術可以支持高達2Gbps的數(shù)據速率。 外部輸入信號可以通過IOB模塊的存儲單元輸入到FPGA的內部，也可以直接輸入FPGA 內部。當外部輸入信號經過IOB模塊的存儲單元輸入到FPGA內部時，其保持時間（Hold Time）的要求可以降低，通常默認為0。為了便于管理和適應多種電器標準，F(xiàn)PGA的IOB被劃分為若干個組（bank），每個bank的接口標準由其接口電壓VCCO決定，一個bank只能有 一種VCCO，但不同bank的VCCO可以不同。只有相同電氣標準的端口才能連接在一起，VCCO電壓相同是接口標準的基本條件。 2、可配置邏輯塊（CLB） CLB是FPGA內的基本邏輯單元。CLB的實際數(shù)量和特性會依器件的不同而不同，但是每個CLB都包含一個可配置開關矩陣，此矩陣由4或6個輸入、一些 選型電路（多路復用器等）和觸發(fā)器組成。開關矩陣是高度靈活的，可以對其進行配置以便處理組合邏輯、移位寄存器或RAM。在Xilinx公司的FPGA器件中，CLB由多個（一般為4個或2個）相同的Slice和附加邏輯構成，每個CLB模塊不僅可以用于實現(xiàn)組合邏輯、時序邏輯，還可以配置為分布式RAM和分布式ROM。 Slice是Xilinx公司定義的基本邏輯單位，其內部結構如圖1-4所示，一個Slice由兩個4輸入的函數(shù)、進位邏輯、算術邏輯、存儲邏輯和函數(shù)復用器組成。算術邏輯包括一個異或門（XORG）和一個專用與門（MULTAND），一個異或門可以使一個Slice實現(xiàn) 2bit全加操作，專用與門用于提高乘法器的效率；進位邏輯由專用進位信號和函數(shù)復用器（MUXC）組成，用于實現(xiàn)快速的算術加減法操作；4輸入函數(shù)發(fā)生 器用于實現(xiàn)4輸入LUT、分布式RAM或16比特移位寄存器（Virtex-5系列芯片的Slice中的兩個輸入函數(shù)為6輸入，可以實現(xiàn)6輸入LUT或 64比特移位寄存器）；進位邏輯包括兩條快速進位鏈，用于提高CLB模塊的處理速度。 3、數(shù)字時鐘管理模塊（DCM） 業(yè)內大多數(shù)FPGA均提供數(shù)字時鐘管理（Xilinx的全部FPGA均具有這種特性）。Xilinx推出最先進的FPGA提供數(shù)字時鐘管理和相位環(huán)路鎖定。相位環(huán)路鎖定能夠提供精確的時鐘綜合，且能夠降低抖動，并實現(xiàn)過濾功能。 4、嵌入式塊RAM（BRAM） 大多數(shù)FPGA都具有內嵌的塊RAM，這大大拓展了FPGA的應用范圍和靈活性。塊RAM可被配置為單端口RAM、雙端口RAM、內容地址存儲器 （CAM）以及FIFO等常用存儲結構。RAM、FIFO是比較普及的概念，在此就不冗述。CAM存儲器在其內部的每個存儲單元中都有一個比較邏輯，寫入 CAM中的數(shù)據會和內部的每一個數(shù)據進行比較，并返回與端口數(shù)據相同的所有數(shù)據的地址，因而在路由的地址交換器中有廣泛的應用。除了塊RAM，還可以將 FPGA中的LUT靈活地配置成RAM、ROM和FIFO等結構。在實際應用中，芯片內部塊RAM的數(shù)量也是選擇芯片的一個重要因素。 單片塊RAM的容量為18k比特，即位寬為18比特、深度為1024，可以根據需要改變其位寬和深度，但要滿足兩個原則：首先，修改后的容量（位寬 深度）不能大于18k比特；其次，位寬最大不能超過36比特。當然，可以將多片塊RAM級聯(lián)起來形成更大的RAM，此時只受限于芯片內塊RAM的數(shù)量，而 不再受上面兩條原則約束。 5、豐富的布線資源 布線資源連通FPGA內部的所有單元，而連線的長度和工藝決定著信號在連線上的驅動能力和傳輸速度。FPGA芯片內部有著豐富的布線資源，根據工藝、長度、寬度和分布位置的不同而劃分為4類不同的類別。第一類是全局布線資源，用于芯片內部全局時鐘和全局復位/置位的布線；第二類是長線資源，用以完成芯片 Bank間的高速信號和第二全局時鐘信號的布線；第三類是短線資源，用于完成基本邏輯單元之間的邏輯互連和布線；第四類是分布式的布線資源，用于專有時鐘、復位等控制信號線.在實際中設計者不需要直接選擇布線資源，布局布線器可自動地根據輸入邏輯網表的拓撲結構和約束條件選擇布線資源來連通各個模塊單元。從本質上講，布線資源的使用方法和設計的結果有密切、直接的關系。 6 底層內嵌功能單元 內嵌功能模塊主要指DLL（Delay Locked Loop）、PLL（Phase Locked Loop）、DSP和CPU等軟處理核（SoftCore）?，F(xiàn)在越來越豐富的內嵌功能單元，使得單片F(xiàn)PGA成為了系統(tǒng)級的設計工具，使其具備了軟硬件聯(lián)合設計的能力，逐步向SOC平臺過渡。DLL和PLL具有類似的功能，可以完成時鐘高精度、低抖動的倍頻和分頻，以及占空比調整和移相等功能。Xilinx公司生產的芯片上集成了 DLL，Altera公司的芯片集成了PLL，Lattice公司的新型芯片上同時集成了PLL和DLL。PLL 和DLL可以通過IP核生成的工具方便地進行管理和配置。 7. 內嵌專用硬核 內嵌專用硬核是相對底層嵌入的軟核而言的，指FPGA處理能力強大的硬核（Hard Core），等效于ASIC電路。為了提高FPGA性能，芯片生產商在芯片內部集成了一些專用的硬核。例如：為了提高FPGA的乘法速度，主流的FPGA 中都集成了專用乘法器；為了適用通信總線與接口標準，很多高端的FPGA內部都集成了串并收發(fā)器（SERDES），可以達到數(shù)十Gbps的收發(fā)速度。 Xilinx公司的高端產品不僅集成了Power PC系列CPU，還內嵌了DSP Core模塊，其相應的系統(tǒng)級設計工具是EDK和Platform Studio，并依此提出了片上系統(tǒng)（System on Chip）的概念。通過PowerPC、Miroblaze、Picoblaze等平臺，能夠開發(fā)標準的DSP處理器及其相關應用，達到SOC的開發(fā)目 的。 五、基本特點1）采用FPGA設計ASIC電路(專用集成電路)，用戶不需要投片生產，就能得到合用的芯片。 2）FPGA可做其它全定制或半定制ASIC電路的中試樣片。 3）FPGA內部有豐富的觸發(fā)器和I/O引腳。 4）FPGA是ASIC電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一。 5) FPGA采用高速CMOS工藝，功耗低，可以與CMOS、TTL電平兼容。 可以說，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 FPGA是由存放在片內RAM中的程序來設置其工作狀態(tài)的，因此，工作時需要對片內的RAM進行編程。用戶可以根據不同的配置模式，采用不同的編程方式。 加電時，F(xiàn)PGA芯片將EPROM中數(shù)據讀入片內編程RAM中，配置完成后，F(xiàn)P