數(shù)電試題.doc

一、填空題：1尋址容量為2K8的RAM需要 根地址線。2 （-42）10的反碼為 ；（+42）10的補碼為 。（用8位二進制表示）3圖（1）為8線-3線優(yōu)先編碼器，優(yōu)先權(quán)最高的是 ，當同時輸入、時，輸出= 。 4一個8位D/A轉(zhuǎn)換器的最小輸出電壓增量為0.02V，當輸入代碼為10000111時，輸出電壓為 。5Y=：在 條件下，可能存在 型冒險。6（84）10=（ ）2=（ ）16=（ ）8421BCD碼7A1 = ；A0 = 。8對n個變量來說，最小項共有 個；所有的最小項之和為 。9用TTL門電路驅(qū)動CMOS門電路必須考慮 問題。10已知施密特觸發(fā)器的電壓傳輸特性曲線如圖（2）所示： 圖（1） 圖（2）則該施密特觸發(fā)器的UT+= 、UT-= 、UT= ；是 （同相還是反相）施密特觸發(fā)器。二、判斷題（對的打，錯的打）：（ ）1、對于或門、或非門電路不用的輸入端都可以通過一個電阻接地。（ ）2、轉(zhuǎn)換精度和轉(zhuǎn)換速度是衡量ADC和DAC性能優(yōu)劣的主要標志。（ ）3、把一個5進制計數(shù)器與一個10進制計數(shù)器級聯(lián)可得到15進制計數(shù)器。（ ）4、優(yōu)先編碼器只對同時輸入的信號中的優(yōu)先級別最高的一個信號編碼。（ ）5、若逐次逼近型ADC的輸出為8位，設時鐘脈沖頻率為1MHz，則完成一次轉(zhuǎn)換操作需要8us。（ ）6、施密特觸發(fā)器的回差越大，電路的抗干擾能力超強，但電路的觸發(fā)靈敏度將越低。（ ）7、數(shù)值比較器、寄存器都是組合邏輯電路。（ ）8、若TTL門電路和CMOS門電路的電源電壓都為5V，則它們的輸出電壓幅度也相等。（ ）9、雙積分ADC具有抗干擾能力強、穩(wěn)定性好，但轉(zhuǎn)換速度慢的特點。（ ）10、單穩(wěn)態(tài)觸發(fā)器的分辨時間Td，由外加觸發(fā)脈沖決定。三、單項選擇題： 123456789101若將一個 JK觸發(fā)器變成一位二進制計數(shù)器，則（ ）。（1）J=K=0 （2）J=0、K=1 （3）J=1、K=0 （4）J=K=12有一組合邏輯電路，包含7個輸入變量，7個輸出函數(shù)，用一個PROM實現(xiàn)時應采用的規(guī)格是（ ）。(1)648 (2) 2564 (3) 2568 (4) 102483在異步六進制加法計數(shù)器中，若輸入CP脈沖的頻率為36kHz，則進位輸出CO的頻率為（ ）。（1）18kHz （2）9kHz （3）6kHz （4）4kHz 4要構(gòu)成容量為1K8的RAM，需要（ ）片容量為2564的RAM。（1）4 （2）8 （3）16 （4）325若某模擬輸入信號含有200Hz、600Hz、1KHz、3KHz等頻率的信號，則該ADC電路的采樣頻率應大于等于（ ）。（1）400Hz （2）1.2KHz （3）2KHz （4）6KHz 6N個觸發(fā)器可以構(gòu)成能寄存（ ）位二進制數(shù)碼的寄存器。(1) N-1 (2) N (3) N+1 (4) 2N7時鐘為1MHz的移位寄存器，串行輸入數(shù)據(jù)經(jīng)8us后到達串行輸出端，則該寄存器的位數(shù)為（ ）。（1）3 （2）4 （3）5 （4）68若接通電源后能自動產(chǎn)生周期性的矩形脈沖信號，則可選擇（ ）。（1）施密特觸發(fā)器 2）單穩(wěn)態(tài)觸發(fā)器 （3）多諧振蕩器 （4）T觸發(fā)器9一個四位二進制加法計數(shù)器的起始值為0110，經(jīng)過30個時鐘脈沖作用之后的值為（ ）。（1）0100 （2）0101 （3）0110 （4）0111 10正邏輯的“0”表示（ ）。（1） 0 V （2）+5 V （3）高電平 （4）低電平四、化簡下列函數(shù)：（1）F1（A，B，C） = （2）F2（A，B，C，D） = m（0，2，6，7，8）+d（10，11，12，13，14，15）五、寫出圖（3）所示電路的輸出表達式： 圖（3a） 圖（3b）六、分析題： 1試分析圖（4）所示電路為幾進制計數(shù)器，且畫出狀態(tài)轉(zhuǎn)換圖。 （74LS161的功能表見附錄）圖（4）2試寫出圖（5）電路L的邏輯函數(shù)式，且說明電路的功能。（74LS153：4選1數(shù)據(jù)選擇器）LABC C C C74LS153A1A0D0 D1 D2 D3YS 圖（5）七、電路如圖（6）所示。設各觸發(fā)器的初態(tài)為0，試寫出電路的驅(qū)動方程、狀態(tài)方程和Z的輸出方程；畫出CP脈沖作用下Q1、Q2和Z端的輸出波形。Q1Q2Z1ACPDJKFF1FF2 圖（6）八、設計題：1設計一個三人表決電路，規(guī)定必須有兩人以上同意時提案方可通過。試用3線- 8線譯碼器（74LS138）和門電路實現(xiàn)。2試利用復位端將同步十進制計數(shù)器74LS160接成六進制計數(shù)器。且畫出狀態(tài)轉(zhuǎn)換圖。D3 D2 D1 D0CrETEPCPQ3 Q2 Q1 Q0COLD74LS160 3試用555定時器設計一個單穩(wěn)態(tài)觸發(fā)器，要求輸出脈沖寬度為11ms。（設電阻為10KW） 555VOVCOVCC RDGNDTHDISCTR72635841 附錄：74LS161、74LS160功能表（161為十六