數(shù)字電路摘要.ppt

卡洛圖化簡,CMOS反相器,PMOS管,NMOS管,若 C =1（接VDD )、C =0（接地），當(dāng)uI =1時，VTN導(dǎo)通；uI =0 時，VTP導(dǎo)通；所以VTP和VTN至少有一管導(dǎo)通，使傳輸門TG導(dǎo)通。,由于VTP和VTN在結(jié)構(gòu)上對稱，所以圖中的輸入和輸出端可以互換，又稱雙向開關(guān)。,若 C =0（接VDD )、C =1（接地），VTP和VTN都截止，使傳輸門TG截止。,傳輸門簡,CMOS三態(tài)門,8-3編碼器,當(dāng)EI=0時：Ex=0，表示“電路工作，且有編碼輸入”：Ys=0 ，表示“電路工作，但無編碼輸入”。,級聯(lián)1,3-8譯碼器,1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1,0 X X X X X X 1 X X X X X X 1 X X X 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1,Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0,S S1 S2 A2 A1 A0,Outputs,Inputs,級聯(lián)2,數(shù)據(jù)選擇器,級聯(lián)3,雙4選1接成8選1,級聯(lián)方法 1、分時工作。高位芯片工作時，低位芯片不工作。 2、如果允許無效數(shù)據(jù)輸入，用高位標(biāo)志輸出端連低位片選。如果只有有效數(shù)據(jù)輸入，用最高位數(shù)據(jù)線連低位片選。,例用2地址4選1數(shù)據(jù)選 擇器74LS153實現(xiàn)邏輯函數(shù)：,數(shù)據(jù)選擇器是實現(xiàn)組合邏輯函數(shù)的主要元件。a地址數(shù)選能實現(xiàn)a+1個變量的組合邏輯函數(shù)。,組合邏輯電路,組合邏輯電路本身和其外圍電路僅由非門和傳輸門組成。,競爭與冒險判斷法,或,則該組合電路存在競爭冒險現(xiàn)象。,只要輸出邏輯表達式在一定的條件下能化簡為：,當(dāng)B=C=1時，上式可以轉(zhuǎn)換成：,故該電路存在競爭-冒險。,常用的消除方法有：引入封鎖脈沖；引入選通脈沖；修改邏輯設(shè)計；接入濾波電容。,SR鎖存器,邏輯圖,功能表,同步SR觸發(fā)器,電平觸發(fā)。只有CP=1時，觸發(fā)器的狀態(tài)才由輸入信號R和S來決定。,功能表,邏輯圖,D鎖存器,邏輯圖,主從JK觸發(fā)器,邏輯圖,功能表,主觸發(fā)器在CP=1期間均可以接收輸入信號，從觸發(fā)器的狀態(tài)只在CP從10時發(fā)生變化。,D觸發(fā)器,T觸發(fā)器,邏輯圖,D觸發(fā)器改JK觸發(fā)器,雙2位寄存器74HS75 數(shù)據(jù)鎖存器74HS373,在數(shù)字電路中，用來存放二進制數(shù)據(jù)或代碼的電路。,當(dāng)CP= 1時，送到數(shù)據(jù)輸入端的數(shù)據(jù)被存入寄存器，當(dāng) CP=0時，存入寄存器的數(shù)據(jù)將保持不變。,寄存器74LS75,并行輸入、并行輸出,移位寄存器不僅具有存儲的功能，還可以用于串轉(zhuǎn)并。,右移移位寄存器,計數(shù)器接數(shù)據(jù)選擇器，可以用于并轉(zhuǎn)串。,雙向移位寄存器74LS194,4位二進制加法計數(shù)器74LS161, 異步清零。, 計數(shù)。, 并行置數(shù)。,寫出驅(qū)動方程、狀態(tài)方程和輸出方程；列出狀態(tài)轉(zhuǎn)換表；畫出狀態(tài)轉(zhuǎn)換圖；畫出時序圖。,驅(qū)動方程：,分析時序邏輯電路的邏輯功能,狀態(tài)（轉(zhuǎn)移）方程：,輸出方程：,列出狀態(tài)轉(zhuǎn)換表：,畫出狀態(tài)轉(zhuǎn)換圖：,畫時序圖：,電路功能：六進制（模6）同步計數(shù)器,（2）狀態(tài)分配，列狀態(tài)轉(zhuǎn)換編碼表。,（1）根據(jù)設(shè)計要求，設(shè)定狀態(tài)，畫出狀態(tài)轉(zhuǎn)換圖。該狀態(tài)圖不須化簡。,設(shè)計一個同步5進制加法計數(shù)器,（3）選擇觸發(fā)器。選用JK觸發(fā)器。,（4）求各觸發(fā)器的驅(qū)動方程和進位輸出方程。 列出JK觸發(fā)器的驅(qū)動表，畫出電路的次態(tài)卡諾圖。,根據(jù)次態(tài)卡諾圖和JK觸發(fā)器的驅(qū)動表可得各觸發(fā)器的驅(qū)動卡諾圖：,（5）寫出驅(qū)動方程：,利用邏輯分析的方法畫出電路完整的狀態(tài)圖。,檢查能否自啟動,可見，如果電路進入無效狀態(tài)101、110、111時，在CP脈沖作用下，分別進入有效狀態(tài)010、010、000。所以電路能夠自啟動。,在設(shè)計時應(yīng)盡量保證有一全局復(fù)位信號GLCRn，或保證觸發(fā)器、計數(shù)器在使用前已經(jīng)正確清零和狀態(tài)機處于確知的狀態(tài)。 控制時鐘信號盡量走可編程器件的的全局時鐘網(wǎng)絡(luò)GCLKn。 在同步電路里，時鐘信號要連接到所有的寄存器，觸發(fā)器以及鎖存器等器件上。這些巨大的負載就象分布的RC線。由于RC線的延時是線長的函數(shù)，這樣就使得連到同一根時鐘線上的時鐘由于距離時鐘源的遠近不一而產(chǎn)生不同的延時。因而造成各個以時鐘為基準(zhǔn)器件的動作也不一致，而造成時序上的混亂。這就是同步電路時鐘偏差。,不應(yīng)使用門控時鐘,門控時鐘是非常危險的，極易產(chǎn)生毛刺，使邏輯誤動作。 在可編程邏輯器件中，一般使用觸發(fā)器的時鐘使能端，而這樣，并不增加資源，只要保證建立時間，可使毛刺不起作用。 改進后電路：,注意多時鐘的同步化 兩個沒有相位關(guān)系的時鐘這樣使用，后級時鐘可能不能準(zhǔn)確采樣。,改進后：用一個觸發(fā)器做同步化處理，保證后級時鐘準(zhǔn)確采樣。,不應(yīng)在計數(shù)中使用異步清零,這是一個53計數(shù)器，采用計到53后產(chǎn)生異步復(fù)位的辦法實現(xiàn)清0，產(chǎn)生毛刺是必然的。然而最嚴(yán)重的是，當(dāng)計數(shù)器所有bit或相關(guān)bit均在翻轉(zhuǎn)時，電路有可能出錯，例如：計數(shù)器從“110011”“110100”，由于電路延時的原因，中間會出現(xiàn)“110101”狀態(tài)，導(dǎo)致計數(shù)器誤清0。 采用同步清0的辦法，不僅可以有效地消除毛刺，而且能避免計數(shù)器誤清0。電路如下圖所示。,不應(yīng)使用行波時鐘,行波記數(shù)器雖然原