電工電子技術(shù) 課件 模塊9 數(shù)字邏輯門電路

電工電子技術(shù)

教學(xué)課件

(模塊9數(shù)字邏輯門電路)

模塊9數(shù)字邏輯門電路單元1數(shù)字電路基礎(chǔ)知識(shí)

一、數(shù)字信號(hào)與數(shù)字電路1.數(shù)字信號(hào)

電子電路中的電信號(hào)分為模擬信號(hào)和數(shù)字信號(hào)，模擬信號(hào)是一種在時(shí)間和數(shù)量上都是連續(xù)的電信號(hào)。正弦波信號(hào)是典型的模擬信號(hào)。

數(shù)字信號(hào)是一種在時(shí)間和數(shù)量上都是離散的電信號(hào)，它具有不連續(xù)和突變的特性，因而也稱為脈沖信號(hào)。數(shù)字信號(hào)的波形稱為脈沖波。常見的脈沖波有矩形波、尖峰波、鋸齒波、階梯波、三角波。理想和實(shí)際的矩形脈沖如下圖：脈沖從起始值開始突變的一邊稱為脈沖前沿，也稱上升沿；脈沖從峰值變?yōu)槠鹗贾档囊贿叿Q為脈沖后沿，也稱下降沿。Um稱脈沖幅值，tWw稱脈沖寬度，T稱脈沖周期。

數(shù)字信號(hào)具有如下特點(diǎn)：(1)只具有高電平和低電平兩種狀態(tài)；(2)如果賦予高、低兩種電平代表1和0這兩種數(shù)字的意義，則一組脈沖可以看成是1、0表示的一串?dāng)?shù)字量；(3)可以用高低電平表示自然界中的各種物理量的有無、強(qiáng)弱、高低的相互關(guān)系，只要按照一定的關(guān)系建立起某種邏輯關(guān)系式，就可以實(shí)現(xiàn)判斷、推理、計(jì)算和記憶等。2.數(shù)字電路數(shù)字電路是用來處理數(shù)字信號(hào)的，它利用脈沖的有無以及脈沖的多少代表某種特定的信息或數(shù)量。根據(jù)數(shù)字信號(hào)的特點(diǎn)，數(shù)字電路結(jié)構(gòu)形式有以下特點(diǎn)：（1）高低電平的數(shù)字量，可以用開關(guān)的通斷來實(shí)現(xiàn)。因此，數(shù)字電路是一系列開關(guān)電路；（2）在研究自然界各種物理量的關(guān)系時(shí)，可以建立起符合某種邏輯關(guān)系的邏輯關(guān)系式，實(shí)現(xiàn)這些邏輯關(guān)系的電路稱為邏輯電路。把一些邏輯電路按照一定的方式組合起來，可以構(gòu)成大的數(shù)字系統(tǒng)，各種數(shù)字電路都是邏輯電路，或邏輯電路的組合。（3）只考慮信號(hào)的有無、數(shù)目，無須考慮信號(hào)的大小，用三極管構(gòu)成開關(guān)電路時(shí)，三極管工作在截止或飽和狀態(tài).數(shù)字電路抗干擾能力強(qiáng)，可靠性高，功耗低。

在數(shù)字電路中，把電路的“1”態(tài)稱為邏輯“1”，“0”態(tài)稱為邏輯“0”。一般規(guī)定高電平為邏輯“1”，低電平為邏輯“0”，稱之為為正邏輯。二、數(shù)制和碼制1.數(shù)制數(shù)制是指多位數(shù)碼中每一位的構(gòu)成方法和低位向高位的進(jìn)位規(guī)則。（1）十進(jìn)制：

其特點(diǎn)是數(shù)字的每一位都由0～9中的一個(gè)數(shù)碼構(gòu)成，計(jì)數(shù)的基數(shù)為十，進(jìn)位滿足“逢十進(jìn)一”。十進(jìn)制常用D來表示，如412表示為（412）D

。（2）二進(jìn)制：其特點(diǎn)是數(shù)字的每一位僅為0或1這兩種數(shù)碼，計(jì)數(shù)的基數(shù)為二，進(jìn)位滿足“逢二進(jìn)一”。二進(jìn)制常用B來表示，如1011表示為（1011）B

。

二進(jìn)制的運(yùn)算法則如下：加法法則為：0+0＝0；1+0＝1；0+1＝1；1+1＝10。乘法法則為：0X0＝0；1X0＝0；0X1＝0；1X1＝1。（3）八進(jìn)制

：其特點(diǎn)是數(shù)字的每一位由0～7中的一個(gè)數(shù)碼構(gòu)成，計(jì)數(shù)基數(shù)為八，進(jìn)位關(guān)系為“逢八進(jìn)一”。（4）十六進(jìn)制：其特點(diǎn)是數(shù)字的每一位由0～9、A（10）、B（11）、C（12）、D（13）、E（14）、F（15）中的一個(gè)數(shù)碼構(gòu)成，計(jì)數(shù)基數(shù)為16，進(jìn)位關(guān)系是“逢十六進(jìn)一”。2.數(shù)制轉(zhuǎn)換計(jì)算（1）二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)二進(jìn)制轉(zhuǎn)換為十進(jìn)制，只要將它按權(quán)位展開，并求出各項(xiàng)的和，即可得到所對(duì)應(yīng)的十進(jìn)制數(shù)。例如1

將二進(jìn)制數(shù)(1010.01)B轉(zhuǎn)換為十進(jìn)制數(shù).解:

（2）十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)十進(jìn)制數(shù)分整數(shù)部分和小數(shù)部分需分別進(jìn)行轉(zhuǎn)換，再將結(jié)果排列在一起，得出完整的結(jié)果。整數(shù)轉(zhuǎn)換采用“除2取余數(shù)法”，即將整數(shù)部分逐次除以2（基數(shù)），依次記下余數(shù)，直至商為0。第一個(gè)余數(shù)為二進(jìn)制的最低位，最后一個(gè)余數(shù)為最高位。例2

將十進(jìn)制數(shù)（29）D轉(zhuǎn)換成二進(jìn)制數(shù)。解：得：小數(shù)部分采用“乘2取整法”，即將小數(shù)部分連續(xù)乘以2（基數(shù)），取積的整數(shù)部分作為二進(jìn)制的小數(shù)。首次乘積的整數(shù)為所得二進(jìn)制小數(shù)的最高位，第二次乘積的整數(shù)為次高位，以次進(jìn)行，直至滿足轉(zhuǎn)換精度要求為止。例3

將十進(jìn)制數(shù)(0.723)D轉(zhuǎn)換為二進(jìn)制數(shù)（要求精確到小數(shù)點(diǎn)后第4位）。解：所以：例4將十進(jìn)制數(shù)(13.375)D轉(zhuǎn)換為二進(jìn)制數(shù).解：整數(shù)13：小數(shù)0.375：所以：2.碼制數(shù)字系統(tǒng)的信息有兩類：一類是數(shù)值信息；一類是文字圖形符號(hào)，表示非數(shù)值的其它事物。對(duì)于后一類信息，常用按一定規(guī)律編制的各種代碼來代表，這一規(guī)律稱為碼制。對(duì)數(shù)字系統(tǒng)而言，使用最方便的是按二進(jìn)制數(shù)編制代碼。如在用二進(jìn)制數(shù)碼表示一位十進(jìn)制數(shù)的0～9這十個(gè)狀態(tài)時(shí)，經(jīng)常采用8421碼（又稱BCD碼）。8421碼是最常用的一種有權(quán)碼，其4位二進(jìn)制碼從高位至低位的權(quán)依次為23、22、21、20，即為8、4、2、1,故稱為8421碼。按8421碼編碼的0～9與用4位二進(jìn)制數(shù)表示的0～9完全一樣，所以，8421碼是一種人機(jī)聯(lián)系時(shí)廣泛使用的中間形式。需要注意的是：8421碼中不允許出現(xiàn)1010～1111四種組合，因?yàn)闆]有十進(jìn)制數(shù)字符號(hào)與其對(duì)應(yīng)。1．8421碼與十進(jìn)制數(shù)之間的轉(zhuǎn)換8421碼與十進(jìn)制數(shù)之間的轉(zhuǎn)換是按位進(jìn)行的，即十進(jìn)制數(shù)的每一位與4位二進(jìn)制編碼對(duì)應(yīng)。例如：

（258）D=（001001011000）8421碼

（0001001000001000）8421碼=（1208）D2．8421碼與二進(jìn)制的區(qū)別例如：（28）D=（11100）B

=（00101000）8421電工電子技術(shù)

教學(xué)課件

(模塊9數(shù)字邏輯門電路)

單元2基本邏輯門電路一、

三種基本邏輯關(guān)系所謂邏輯，是指事物本身的規(guī)律性，即事物的條件與結(jié)果之間的因果關(guān)系?；镜倪壿嬯P(guān)系有三種，即“與”邏輯、“或”邏輯和“非”邏輯。1．與邏輯關(guān)系當(dāng)決定一個(gè)事件的條件全部滿足時(shí)，此事件才能發(fā)生，只要有一個(gè)不滿足，事件就不發(fā)生。稱之為與邏輯關(guān)系（邏輯與。上圖中，由兩個(gè)開關(guān)S1、S2串聯(lián)控制燈泡H的電路，只有當(dāng)S1、S2都閉合（條件全部具備），燈泡才亮（事件發(fā)生）。2．或邏輯關(guān)系當(dāng)決定一個(gè)事件的諸條件中，只要有一個(gè)或一個(gè)以上滿足，此事件就會(huì)發(fā)生，只有當(dāng)所有條件都不滿足，事件才不發(fā)生，稱之為或邏輯關(guān)系（邏輯或），如下圖，兩個(gè)開關(guān)S1、S2并聯(lián)控制燈泡H的電路，只要S1或S2有一個(gè)閉合（具備任何一個(gè)條件），燈泡就亮（事件發(fā)生）。3．非邏輯關(guān)系

非邏輯表示否定或相反的關(guān)系，即當(dāng)決定一個(gè)事件的條件滿足時(shí)，此事件不發(fā)生，條件不滿足時(shí)，事件發(fā)生。如下圖，當(dāng)開關(guān)S閉合時(shí)（條件具備），燈泡不亮（事件不發(fā)生）；而開關(guān)S斷開時(shí)（條件不具備），燈泡發(fā)亮（事件發(fā)生）。二、基本邏輯門電路能夠?qū)崿F(xiàn)與、或、非邏輯關(guān)系的電路分別稱為與門、或門、非門電路。它們是組成各種邏輯電路的基本邏輯門。1．與門電路由二極管組成的與門電路和與門的邏輯符號(hào)如圖所示。A、B、C是它的三個(gè)輸入端（條件），Y是輸出端（事件）。若以“0”表示條件不滿足或事件不發(fā)生，“1”表示條件滿足或事件發(fā)生。與門電路的輸出端（Y）與輸入端(A、B、C)之間的邏輯關(guān)系是：當(dāng)A、B、C中任一端或幾端為“0”態(tài)時(shí)輸出便是“0”態(tài)；只有當(dāng)輸入全為“1”態(tài)時(shí)輸出才為“1”態(tài)，即概括為：“有0出0，全1出1”。

邏輯狀態(tài)表（真值表）：與門邏輯表達(dá)式：2．或門電路由二極管組成的或門電路和或門邏輯符號(hào)如圖所示。

或門電路輸出與輸入之間的邏輯關(guān)系是：即只要輸入端中有一個(gè)或一個(gè)以上是“1”態(tài)，輸出便是“1”態(tài)；只有輸入全是“0”態(tài)時(shí)，輸出才是“0”態(tài)，即概括為：“有1出1，全0出0”?；蜷T邏輯狀態(tài)表（真值表）：或門邏輯表達(dá)式：3．非門電路由晶體管組成的非門電路，又稱反相器，和非門邏輯符號(hào)如圖所示，輸出端上的小圓圈表示非的意思。

非門電路的輸出Y端與輸入A端的邏輯狀態(tài)相反，A為“1”態(tài)時(shí)Y為“0”態(tài)，A為“0”態(tài)時(shí)Y為“1”態(tài)，即具有邏輯非的關(guān)系。邏輯非可概括為“入0出1，入1出0”。非門邏輯狀態(tài)表：非門邏輯表達(dá)式：式中

讀作“A非”。三、復(fù)合邏輯門電路把基本邏輯門作適當(dāng)?shù)慕M合，便可組成復(fù)合邏輯門。1．與非門用一級(jí)與門和一級(jí)非門連接便組成一級(jí)與非門，其邏輯結(jié)構(gòu)圖和符號(hào)如圖。與非門的邏輯功能是：“有0出1，全1出0”。其邏輯表達(dá)式：與非門的邏輯狀態(tài)表：2．或非門由一級(jí)或門與一級(jí)非門連接起來便組成一級(jí)或非門，其邏輯結(jié)構(gòu)和邏輯符號(hào)如圖?；蚍情T的邏輯功能是：“有1出0，全0出1”。邏輯表達(dá)式：邏輯狀態(tài)表：3．與或非門把與、或、非門按順序連接起來便組成與或非門，其邏輯構(gòu)圖和邏輯符號(hào)如圖所示。其邏輯功能是：A、B和C、D任何一組全為“1”時(shí)Y為“0”，A、B和C、D每一組都有“0”時(shí)Y為“1”。邏輯表達(dá)式：4．異或門異或門電路的邏輯符號(hào)：異或門電路的邏輯功能是：當(dāng)兩個(gè)輸入變量A、B的狀態(tài)相同時(shí)（同為1或0），輸出為0；當(dāng)A、B狀態(tài)相異時(shí)（一個(gè)為0，另一個(gè)為1）輸出為1。簡言之，“相異出1，相同出0”。其邏輯表達(dá)式為：異或門的邏輯狀態(tài)如表:5.同或門同或門電路的邏輯符號(hào)如圖，邏輯功能是：當(dāng)兩個(gè)輸入變量A、B的狀態(tài)相同時(shí)，輸出為1；當(dāng)A、B狀態(tài)相異時(shí)輸出為0。簡言之，“相同出1，相異出0”。同或門的邏輯表達(dá)式：同或門的邏輯狀態(tài)表：見前面“異或門”部分。同或邏輯和異或邏輯互為非的關(guān)系。即異或門就是同或非門，同或門就是異或非門。四、集成邏輯門電路集成電路是指將晶體管、電阻、電容及連接導(dǎo)線等集中制作在一塊很小的半導(dǎo)體硅片（亦稱芯片）上加以封裝，構(gòu)成具有一定功能的電路。1、TTL與非門集成門電路的輸入級(jí)和輸出級(jí)均采用晶體管組成，稱TTL與非門。其外形：TTL與非門外引線排列圖：2、COMS門COMS門是以MOS管為核心的集成電路（金屬-氧化物-半導(dǎo)體場效應(yīng)管邏輯電路），它的優(yōu)點(diǎn)是功耗低，可靠性好，電源電壓范圍寬，容易和其它電路接口；缺點(diǎn)是工作速度低。常用74LS系列門電路的引腳分布介紹如下：（1）74LS082輸入端四“與門”74LS08是一個(gè)具有四個(gè)“2個(gè)輸入端的與門”的集成電路芯片。如下圖為其管腳分布。（2）74LS322輸入端四“或門”74LS32是一個(gè)具有四個(gè)“2個(gè)輸入端的或門”的集成電路芯片。如圖為其管腳分布。（3）74LS002輸入端四“與非門”74LS00是一個(gè)具有四個(gè)“2個(gè)輸入端的與非門”的集成電路芯片。如圖為其管腳分布。（4）74LS204輸入端二“與非門”74LS20是一個(gè)具有二個(gè)“4個(gè)輸入端的與非門”的集成電路芯片。圖中縮寫NC表示該引腳沒有連接到內(nèi)部電路中。（5）74LS04六反相器（“反相器”即“非門”）。74LS04是一個(gè)具有六個(gè)反相器（即“非門”）的集成電路3、三態(tài)門

三態(tài)門是三狀態(tài)與非門的簡稱。它的輸出有三種邏輯狀態(tài)：0態(tài)、1態(tài)和高阻態(tài)或稱禁止?fàn)顟B(tài)。三態(tài)門邏輯符號(hào)如下：（1）高電平使能三態(tài)門：邏輯功能是：當(dāng)使能端（或控制端）E接高電平時(shí)，輸入端A、B與輸出端Y之間執(zhí)行與非邏

輯關(guān)系，稱為三態(tài)門的工作狀態(tài)；當(dāng)E端接低電平時(shí)，輸出端呈高阻態(tài)。三態(tài)門處于高阻態(tài)時(shí)，其輸出端實(shí)際上相當(dāng)于與所接的電路斷開。（2）低電平使能三態(tài)門：邏輯功能是：當(dāng)使能端E為高電平時(shí)，三態(tài)門處于高阻狀態(tài)，E為低電平時(shí)，三態(tài)門處于工作狀態(tài)。

三態(tài)門主要用途是構(gòu)成計(jì)算機(jī)接口電路。電工電子技術(shù)

教學(xué)課件

(模塊9數(shù)字邏輯門電路)

單元3組合邏輯門電路

基本邏輯和復(fù)合邏輯門電路，是最簡單、最基本的邏輯單元。在實(shí)際中，完成實(shí)際功能的組合邏輯電路就是由這些邏輯單元組合而成的。

組合邏輯電路的特點(diǎn)是，該電路在任一時(shí)刻的輸出狀態(tài)僅取決于該時(shí)刻電路的輸入信號(hào)，而與信號(hào)作用前電路原來的狀態(tài)無關(guān)。輸入（邏輯變量A、B、C……）與輸出（邏輯變量Y）之間存在著一一對(duì)應(yīng)的邏輯函數(shù)關(guān)系。也就構(gòu)成了邏輯函數(shù)。邏輯函數(shù)常用的表示方法有狀態(tài)表、表達(dá)式、邏輯圖等。一、邏輯函數(shù)表達(dá)式的化簡組合邏輯電路的邏輯函數(shù)往往很復(fù)雜，分析時(shí)需要進(jìn)行化簡。運(yùn)用邏輯代數(shù)的基本定律和公式化簡的方法如下：1.邏輯代數(shù)的基本公式和基本定律2.邏輯函數(shù)的化簡（1）應(yīng)用基本公式（

）對(duì)于兩個(gè)相同變量的邏輯項(xiàng)，只有一個(gè)取值不同（一項(xiàng)以原變量形式出現(xiàn)，另一項(xiàng)以反變量形式出現(xiàn)），我們稱邏輯相鄰項(xiàng)。如

都是相鄰關(guān)系。如果函數(shù)存在相鄰項(xiàng)，可應(yīng)用

的關(guān)系，將它們合并為一項(xiàng)，同時(shí)消去一個(gè)變量。例1化簡邏輯函數(shù)

解：

（2）應(yīng)用吸收律（

或

）利用它們可以消去邏輯函數(shù)式某些多余項(xiàng)和多余因子。例2化簡邏輯函數(shù)

解：

例3化簡邏輯函數(shù)解：

解式中應(yīng)用了反演律

（3）應(yīng)用互補(bǔ)律（

）反復(fù)利用

可使函數(shù)得以簡化。例4化簡邏輯函數(shù)

解：

（4）應(yīng)用反演律（

或

）利用

或

可使函數(shù)得以轉(zhuǎn)型。例5將與或式

轉(zhuǎn)變?yōu)榕c非式解：

二、邏輯電路圖與邏輯表達(dá)式的轉(zhuǎn)換（1）已知邏輯函數(shù)表達(dá)式列真值表、畫邏輯圖由邏輯函數(shù)表達(dá)式轉(zhuǎn)換為真值表時(shí)，只要將輸入變量的各種可能取值代入表達(dá)式，求相應(yīng)的函數(shù)值，并將輸入變量值與函數(shù)值一一對(duì)應(yīng)地列成表格，即得該函數(shù)的真值表。畫邏輯圖時(shí)，根據(jù)給定函數(shù)表式將各部分由前往后、有里到外地根據(jù)其邏輯關(guān)系用邏輯符號(hào)連接起來即可。例6

已知邏輯函數(shù)

，列出真值表并畫出邏輯圖。解：真值表：將兩變量A、B的四種去值（00、01、10、11）分別代入函數(shù)式，求得與之對(duì)應(yīng)的函數(shù)值，并列成表格形式，即得該函數(shù)的真值表如下：邏輯圖：(2)已知邏輯圖寫出邏輯函數(shù)表達(dá)式根據(jù)給定邏輯圖的連接方式以及每個(gè)門的邏輯功能，將各部分關(guān)系由前往后、有里到外地用邏輯表式和運(yùn)算符號(hào)表示，并寫出表達(dá)式。例7如圖邏輯電路，解：由前向后寫出每一級(jí)的表達(dá)式,最后一級(jí)表達(dá)式即為函數(shù)Y的表達(dá)式。

三

組合邏輯電路的分析已知組合邏輯電路的邏輯圖，確定邏輯功能的過程叫組合邏輯電路的分析。其一般步驟為：1．根據(jù)邏輯圖寫出輸出端