半導(dǎo)體制造基本概念

1、半導(dǎo)體制造基本概念晶圓（Wafer）晶圓（Wafer）的生產(chǎn)由砂即（二氧化硅）開始，經(jīng)由電弧爐的提煉還原成 冶煉級的硅，再經(jīng)由鹽酸氯化，產(chǎn)生三氯化硅，經(jīng)蒸餾純化后，透過慢速分 解過程，制成棒狀或粒狀的多晶硅。一般晶圓制造廠，將多晶硅融解 后，再利用硅晶種慢慢拉出單晶硅晶棒。一支85公分長，重76.6公斤的8? 硅晶棒，約需2天半時間長成。經(jīng)研磨、?光、切片后，即成半導(dǎo)體之原料 晶圓片。 光學(xué)顯影圍光學(xué)顯影是在光阻上經(jīng)過曝圍光和顯影的程序，把光罩上的圖形圍轉(zhuǎn)換到光阻 下面的薄膜層或硅晶圍上。光學(xué)顯影主要包含了光阻涂布圍、烘烤、光罩對準(zhǔn)、 曝光和顯影舷等程序。小尺寸之顯像分辨率，更舷在 IC 制程

2、的進(jìn)步上，扮演著舷最關(guān)鍵的角色。由于光學(xué)上的需舷要，此段制程之照明采用偏黃色的舷可見光。因此俗稱此區(qū)為 黃光區(qū)舷。干式蝕刻技術(shù) 在半舷導(dǎo)體的制程中，蝕刻被用來將某種舷材質(zhì)自晶圓表面上移除。干式蝕刻秘（又稱為電漿蝕刻）是目前最常用秘的蝕刻方式，其以氣體作為主要的秘蝕刻媒介，并藉由電漿能量來驅(qū)動秘反應(yīng)。電漿對蝕刻制程有物秘理性與化學(xué)性兩方面的影響。首先秘，電漿會將蝕刻氣體分子分解，產(chǎn)秘生能夠快速蝕去材料的高活性分子秘。此外，電漿也會把這些化學(xué)成份秘離子化，使其帶有電荷。晶孫圓系置于帶負(fù)電的陰極之上，因此孫當(dāng)帶正電荷的離子被陰極吸引并加孫速向陰極方向前進(jìn)時，會以垂直角孫度撞擊到晶圓表面。芯片制造商即

3、孫是運(yùn)用此特性來獲得絕佳的垂直蝕孫刻，而后者也是干式蝕刻的重要角孫色?；旧?，隨著所欲去除孫的材質(zhì)與所使用的蝕刻化學(xué)物質(zhì)之孫不同，蝕刻由下列兩種模式單獨或題混會進(jìn)行：1. 電漿內(nèi)部題所產(chǎn)生的活性反應(yīng)離子與自由基在題撞擊晶圓表面后，將與某特定成份題之表面材質(zhì)起化學(xué)反應(yīng)而使之氣化題。如此即可將表面材質(zhì)移出晶圓表題面，并透過抽氣動作將其排出。題2. 電漿離子可因加速而具題有足夠的動能來扯斷薄膜的化學(xué)鍵題，進(jìn)而將晶圓表面材質(zhì)分子一個個薯的打擊或濺擊（sputteri薯ng）出來?；瘜W(xué)氣相沉積薯技術(shù)化學(xué)氣相沉積是制造微薯電子組件時，被用來沉積出某種薄薯膜(film)的技術(shù)，所沉積出薯的薄膜可能是介電材料

4、(絕緣體)薯(dielectrics)、導(dǎo)薯體、或半導(dǎo)體。在進(jìn)行化學(xué)氣相沉排積制程時，包含有被沉積材料之原排子的氣體，會被導(dǎo)入受到嚴(yán)密控制排的制程反應(yīng)室內(nèi)。當(dāng)這些原子在受排熱的昌圓表面上起化學(xué)反應(yīng)時，會排在晶圓表面產(chǎn)生一層固態(tài)薄膜。而排此一化學(xué)反應(yīng)通常必須使用單一或排多種能量源(例如熱能或無線電頻排率功率)。CVD制程產(chǎn)生排的薄膜厚度從低于0.5微米到數(shù)排微米都有，不過最重要的是其厚度撾都必須足夠均勻。較為常見的CV撾D薄膜包括有： 二氣化撾硅（通常直接稱為氧化層） 撾 氮化硅 多晶硅 撾 耐火金屬與這類金屬之其硅侶化物可作為半導(dǎo)體組件絕緣侶體的二氧化硅薄膜與電漿氮化物介侶電層（plasmas

5、 nitr侶ide dielectrics侶）是目前CVD技術(shù)最廣泛的應(yīng)用侶。這類薄膜材料可以在芯片內(nèi)部構(gòu)侶成三種主要的介質(zhì)薄膜：內(nèi)層介電侶層（ILD）、內(nèi)金屬介電層（I延MD）、以及保護(hù)層。此外、金層延化學(xué)氣相沉積（包括鎢、鋁、氮化延鈦、以及其它金屬等）也是一種熱延門的CVD應(yīng)用。物理氣相延沉積技術(shù)如其名稱所示，物理延氣相沉積（Physical V延apor Deposition延）主要是一種物理制程而非化學(xué)制元程。此技術(shù)一般使用氬等鈍氣，藉元由在高真空中將氬離子加速以撞擊元濺鍍靶材后，可將靶材原子一個個元濺擊出來，并使被濺擊出來的材質(zhì)元（通常為鋁、鈦或其合金）如雪片元般沉積在晶圓表面。制程

6、反應(yīng)室內(nèi)元部的高溫與高真空環(huán)境，可使這些元金屬原子結(jié)成晶粒，再透過微影圖元案化（patterned）與蝕勻刻，來得到半導(dǎo)體組件所要的導(dǎo)電迂電路。解離金屬電漿（IM迂P）物理氣相沉積技術(shù)解離迂金屬電漿是最近發(fā)展出來的物理氣迂相沉積技術(shù)，它是在目標(biāo)區(qū)與晶圓迂之間，利用電漿，針對從目標(biāo)區(qū)濺迂?fù)舫鰜淼慕饘僭?，在其到達(dá)晶圓迂之前，加以離子化。離子化這些金遙屬原子的目的是，讓這些原子帶有遙電價，進(jìn)而使其行進(jìn)方向受到控制遙，讓這些原子得以垂直的方向往晶遙圓行進(jìn)，就像電漿蝕刻及化學(xué)氣相遙沉積制程。這樣做可以讓這些金屬遙原子針對極窄、極深的結(jié)構(gòu)進(jìn)行溝遙填，以形成極均勻的表層，尤其是遙在最底層的部份。高溫制程遙

7、多晶硅（poly）通常用灶來形容半導(dǎo)體晶體管之部分結(jié)構(gòu)：灶至于在某些半導(dǎo)體組件上常見的磊灶晶硅（epi）則是長在均勻的晶灶圓結(jié)晶表面上的一層純硅結(jié)晶。灶多晶硅與磊晶硅兩種薄膜的應(yīng)用狀灶況雖然不同，卻都是在類似的制程灶反應(yīng)室中經(jīng)高溫（600至12灶00）沉積而得。 即使快蓄速高溫制程（Rapid The蓄rmal Processing蓄, RTP）之工作溫度范圍與多蓄晶硅及磊晶硅制程有部分重疊，其蓄本質(zhì)差異卻極大。RTP并不用來蓄沈積薄膜，而是用來修正薄膜性質(zhì)蓄與制程結(jié)果。RTP將使晶圓歷經(jīng)蓄極為短暫且精確控制高溫處理過程蓄，這個過程使晶圓溫度在短短的1汛0至20秒內(nèi)可自室溫升到100汛0。RT

8、P通常用于回火制程（汛annealing），負(fù)責(zé)控制汛組件內(nèi)摻質(zhì)原子之均勻度。此外R汛TP也可用來硅化金屬，及透過高汛溫來產(chǎn)生含硅化之化合物與硅化鈦汛等。最新的發(fā)展包括，使用快速高汛溫制程設(shè)備在晶極重要的區(qū)域上，崖精確地沉積氧及氮薄膜。離煮子植入技術(shù)離子植入技術(shù)可煮將摻質(zhì)以離子型態(tài)植入半導(dǎo)體組件煮的特定區(qū)域上，以獲得精確的電子煮特性。這些離子必須先被加速至具煮有足夠能量與速度，以穿透（植入煮）薄膜，到達(dá)預(yù)定的植入深度。離幼子植入制程可對植入?yún)^(qū)內(nèi)的摻質(zhì)濃幼度加以精密控制。基本上，此摻質(zhì)幼濃度（劑量）系由離子束電流（離幼子束內(nèi)之總離子數(shù)）與掃瞄率（晶幼圓通過離子束之次數(shù)）來控制，而幼離子植入之深度

9、則由離子束能量之幼大小來決定?；瘜W(xué)機(jī)械研磨幼技術(shù)化學(xué)機(jī)械研磨技術(shù)（Ch樟emical Mechanic樟al Polishing, C酗MP）兼其有研磨性物質(zhì)的機(jī)械式酗研磨與酸堿溶液的化學(xué)式研磨兩種酗作用，可以使晶圓表面達(dá)到全面性酗的平坦化，以利后續(xù)薄膜沉積之進(jìn)酗行。 在CMP制程的硬設(shè)備中，迂研磨頭被用來將晶圓壓在研磨墊上迂并帶動晶圓旋轉(zhuǎn)，至于研磨墊則以迂相反的方向旋轉(zhuǎn)。在進(jìn)行研磨時，迂由研磨顆粒所構(gòu)成的研漿會被置于迂晶圓與研磨墊間。影響CMP制程迂的變量包括有：研磨頭所施的壓力迂與晶圓的平坦度、晶圓與研磨墊的迂旋轉(zhuǎn)速度、研漿與研磨顆粒的化學(xué)迂成份、溫度、以及研磨墊的材質(zhì)與迂磨損性等等。制程

10、監(jiān)控 隕在下個制程階段中，半導(dǎo)體商用隕CD-SEM來量測芯片內(nèi)次微米隕電路之微距，以確保制程之正確性隕。一般而言，只有在微影圖案（p隕hotolithographi隕c patterning）與后隕續(xù)之蝕刻制程執(zhí)行后，才會進(jìn)行微隕距的量測。光罩檢測（Re隕tical Inspectio隕n）光罩是高精密度的石英平板哲，是用來制作晶圓上電子電路圖像哲，以利集成電路的制作。光罩必須哲是完美無缺，才能呈現(xiàn)完整的電路哲圖像，否則不完整的圖像會被復(fù)制哲到晶圓上。光罩檢測機(jī)臺則是結(jié)合哲影像掃描技術(shù)與先進(jìn)的影像處理技哲術(shù)，捕捉圖像上的缺失。 當(dāng)晶圓哲從一個制程往下個制程進(jìn)行時，圖哲案晶圓檢測系統(tǒng)可用來檢測出

11、晶圓哲上是否有瑕疵包括有微塵粒子、斷哲線、短路、以及其它各式各樣的問恿題。此外，對已印有電路圖案的圖恿案晶圓成品而言，則需要進(jìn)行深次恿微米范圍之瑕疵檢測。 一般來說恿，圖案晶圓檢測系統(tǒng)系以白光或雷恿射光來照射晶圓表面。再由一或多恿組偵測器接收自晶圓表面繞射出來恿的光線，并將該影像交由高功能軟恿件進(jìn)行底層圖案消除，以辨識并發(fā)恿現(xiàn)瑕疵。切 割 恿晶圓經(jīng)過所有的制程處理及測試后癰，切割成壹顆顆的IC。舉例來說貯：以0.2 微米制程技術(shù)生產(chǎn)，貯每片八?季采峽芍譜鶻?六百顆貯以上的64M DRAM。貯封 裝制程處理的最后貯一道手續(xù)，通常還包含了打線的過貯程。以金線連接芯片與導(dǎo) 線架的貯線路，再封裝絕緣的

12、塑料或陶瓷外貯殼，并測試IC功能是否正常。由貯于切割與封裝所需技術(shù)層面比較不舟高， 因此常成為一般業(yè)者用以介鈍入半導(dǎo)體工業(yè)之切入點。3鈍00mm為協(xié)助晶圓制造廠鈍克服300mm晶圓生產(chǎn)的挑戰(zhàn)，鈍應(yīng)用材料提供了業(yè)界最完整的解決鈍方案。不但擁有種類齊全的300鈍mm晶圓制造系統(tǒng)，提供最好的服鈍務(wù)與支持組織，還掌握先進(jìn)制程與鈍制程整合的技術(shù)經(jīng)驗；從降低風(fēng)險鈍、增加成效，加速量產(chǎn)時程，到協(xié)靛助達(dá)成最大生產(chǎn)力，將營運(yùn)成本減靛到最低等，以滿足晶圓制造廠所有靛的需求。應(yīng)用材料的300靛mm全方位解決方案，完整的產(chǎn)品靛線為：高溫處理及離子植入靛設(shè)備(Thermal Proc靛esses and Impla靛n

13、t) 介質(zhì)化學(xué)氣相沉積(靛DCVD：Dielectric靛Chemical Vapor靛Deposition) 靛金屬沉積(Metal Depo靛sition) 蝕刻(Et靛ch) 化學(xué)機(jī)械研磨(CM靛P：Chemical Mech靛anical Polishin靛g) 檢視與量測(Insp靛淀ogy) 制造執(zhí)行系統(tǒng)(M答ES：Manufacturin答g Execution Sys答tem) 服務(wù)與支持(Se答答)銅制程技術(shù) 在傳統(tǒng)答鋁金屬導(dǎo)線無法突破瓶頸之情況下答，經(jīng)過多年的研究發(fā)展，銅導(dǎo)線已答經(jīng)開始成為半導(dǎo)體材料的主流，由頒于銅的電阻值比鋁還小，因此可在頒較小的面積上承載較大的電流，讓頒廠商得以生產(chǎn)速度更快、電路更密頒集，且效能可提升約30-40頒的芯片。亦由于銅的抗電子遷移（頒electro-migrati頒on）能力比鋁好，因此可減輕其頒電移作用，提高芯片的可靠度。在頒半導(dǎo)體制程設(shè)備供貨商中，只有應(yīng)頒用材料公司能提供完整的銅制程全頒方位解決方案與技術(shù)，包