第五章時(shí)序邏輯電路(sequentiallogiccircuit)

1、嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路第五章第五章 時(shí)序邏輯電路時(shí)序邏輯電路 (sequential logic circuit)5.1 5.1 概述概述5.2 5.2 時(shí)序邏輯電路的分析方法時(shí)序邏輯電路的分析方法5.3 5.3 若干常用時(shí)序邏輯電路若干常用時(shí)序邏輯電路5.3.1 5.3.1 數(shù)碼寄存器與移位寄存器數(shù)碼寄存器與移位寄存器5.3.2 5.3.2 計(jì)數(shù)器計(jì)數(shù)器 5.4 5.4 時(shí)序邏輯電路的設(shè)計(jì)方法時(shí)序邏輯電路的設(shè)計(jì)方法* *5.5 5.5 時(shí)序邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象時(shí)序邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象本章小結(jié)本章小結(jié)嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路

2、5.1 5.1 概述概述一、一、 時(shí)序邏輯電路的結(jié)構(gòu)及特點(diǎn)時(shí)序邏輯電路的結(jié)構(gòu)及特點(diǎn)1 1、時(shí)序邏輯電路、時(shí)序邏輯電路任一時(shí)刻的輸出狀態(tài)不僅取決于當(dāng)任一時(shí)刻的輸出狀態(tài)不僅取決于當(dāng)時(shí)的輸入信號(hào)，還與電路的原狀態(tài)有關(guān)，時(shí)的輸入信號(hào)，還與電路的原狀態(tài)有關(guān)，或者說(shuō)，還或者說(shuō)，還以以前的輸入有關(guān)。具記憶性。以以前的輸入有關(guān)。具記憶性。區(qū)別于組合邏輯電路，無(wú)記憶性，門(mén)電路是它的基本區(qū)別于組合邏輯電路，無(wú)記憶性，門(mén)電路是它的基本單元。單元。2 2、時(shí)序邏輯電路的結(jié)構(gòu)上的特點(diǎn)：、時(shí)序邏輯電路的結(jié)構(gòu)上的特點(diǎn)：（1）一定含有具有記憶元件（最常用的是觸發(fā)器），由記憶元件和組合邏輯電路（可無(wú)）組成。（2）具有反饋通道。

3、存儲(chǔ)器的輸出狀態(tài)與輸入信號(hào)一起，共同決定組合邏輯電路的輸出。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路3 3、邏輯關(guān)系描述（邏輯函數(shù)表達(dá)式、邏輯關(guān)系描述（邏輯函數(shù)表達(dá)式三方程組）三方程組）1 1）輸出方程）輸出方程Y1=f1(X1,X2,Y1=f1(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Qm) )Y2=f2(X1,X2,Y2=f2(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Qm) ) Yj= fjYj= fj(X1,X2,(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Qm) ) 2 2）驅(qū)動(dòng)

4、方程）驅(qū)動(dòng)方程Z1=g1(X1,X2,Z1=g1(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Qm) )Z2=g2(X1,X2,Z2=g2(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Qm) ) Zm= gjZm= gj(X1,X2,(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Qm) )嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路4 4、分類(lèi)、分類(lèi)1 1）按電路中觸發(fā)器狀態(tài)變化是否同步分）按電路中觸發(fā)器狀態(tài)變化是否同步分同步時(shí)序電路、異步時(shí)序電路同步時(shí)序電路、異步時(shí)序電路2 2）按電路輸出信號(hào)的特性分）按電路輸出信號(hào)的特性分米利（米利（MealyMea

5、ly）型：其輸出不僅與現(xiàn)態(tài)有關(guān)，而且還取決于電）型：其輸出不僅與現(xiàn)態(tài)有關(guān)，而且還取決于電路的輸入變量。路的輸入變量。Y Y（tntn）=FX=FX（tntn），），Q Q（tntn） 穆?tīng)枺聽(tīng)枺∕ooreMoore）型：其輸出僅取決于電路的現(xiàn)態(tài)，與輸入變量）型：其輸出僅取決于電路的現(xiàn)態(tài)，與輸入變量無(wú)關(guān)。無(wú)關(guān)。Y Y（tntn）=FQ=FQ（tntn） 3 3）狀態(tài)方程）狀態(tài)方程Q1Q1n n+1+1=h1(X1,X2,=h1(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Qm) )Q2Q2n+1n+1=h2(X1,X2,=h2(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Q

6、m) ) QmQmn n+1+1= hm= hm(X1,X2,(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Qm) )嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路3 3）按邏輯功能分）按邏輯功能分計(jì)數(shù)器、寄存器、移位寄存器、讀計(jì)數(shù)器、寄存器、移位寄存器、讀/ /寫(xiě)存儲(chǔ)器、順序脈沖發(fā)生寫(xiě)存儲(chǔ)器、順序脈沖發(fā)生器等。器等。一、分析時(shí)序邏輯電路的一般步驟一、分析時(shí)序邏輯電路的一般步驟 1由邏輯圖寫(xiě)出下列各邏輯方程式： （1）各觸發(fā)器的時(shí)鐘方程。 （2）時(shí)序電路的輸出方程。 （3）各觸發(fā)器的驅(qū)動(dòng)方程。5.2 5.2 時(shí)序邏輯電路的分析方法時(shí)序邏輯電路的分析方法嘉應(yīng)學(xué)院電子信息工程系數(shù)

7、字電子技術(shù)第五章 時(shí)序邏輯電路 2將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程，求得時(shí)序邏輯電路的狀態(tài)方程。 3根據(jù)狀態(tài)方程和輸出方程，列出該時(shí)序電路的狀態(tài)表，畫(huà)出狀態(tài)圖或時(shí)序圖。 4根據(jù)電路的狀態(tài)表或狀態(tài)圖說(shuō)明給定時(shí)序邏輯電路的邏輯功能。二、同步時(shí)序邏輯電路的分析舉例二、同步時(shí)序邏輯電路的分析舉例例例5.2.1：試分析圖：試分析圖5.2.2所示的時(shí)序邏輯電路。所示的時(shí)序邏輯電路。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路解：該電路為同步時(shí)序邏輯電路，時(shí)鐘方程可以不寫(xiě)。（1）寫(xiě)出輸出方程： 1J1KC11J1KC11Q0QCPXZ=1=1=1&FF1FF011nnQQXZ01)(nQ

8、XJ1010KnQXJ0111K （2）寫(xiě)出驅(qū)動(dòng)方程：（3）寫(xiě)出JK觸發(fā)器的特性方程，然后將各驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路輸出方程簡(jiǎn)化為：由此作出狀態(tài)表及狀態(tài)圖。nnnnnQQXQKQJQ01000010)(nnnnnQQXQKQJQ10111111)(nnnQQQ0110nnnQQQ1011nnQQZ01（4）作狀態(tài)轉(zhuǎn)換表及狀態(tài)圖 當(dāng)X=0時(shí)：觸發(fā)器的次態(tài)方程簡(jiǎn)化為：嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路由此作出狀態(tài)表及狀態(tài)圖。將X=0與X=1的狀態(tài)圖合并 起來(lái)得完整的狀態(tài)圖。0001100/0

9、0/00/11/11/01/0nnnQQQ0110nnnQQQ1011nnQQZ01當(dāng)當(dāng)X=1時(shí)：觸發(fā)器的次態(tài)方程簡(jiǎn)化為：時(shí)：觸發(fā)器的次態(tài)方程簡(jiǎn)化為：輸出方程簡(jiǎn)化為：輸出方程簡(jiǎn)化為：嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路（5 5）畫(huà)時(shí)序波形圖。）畫(huà)時(shí)序波形圖。0001100/00/00/11/11/01/01Q0QXCPZ根據(jù)狀態(tài)表或狀態(tài)圖，根據(jù)狀態(tài)表或狀態(tài)圖，可畫(huà)出在可畫(huà)出在CP脈沖作用下電路的時(shí)序圖。脈沖作用下電路的時(shí)序圖。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路（6 6）邏輯功能分析：）邏輯功能分析：當(dāng)當(dāng)X=1=1時(shí)，按照減時(shí)，按照減1 1規(guī)律從規(guī)律從100

10、1001010010010循環(huán)變化，循環(huán)變化，并每當(dāng)轉(zhuǎn)換為并每當(dāng)轉(zhuǎn)換為0000狀態(tài)（最小數(shù)）時(shí)，輸出狀態(tài)（最小數(shù)）時(shí)，輸出Z=1=1。該電路一共有該電路一共有3 3個(gè)狀態(tài)個(gè)狀態(tài)0000、0101、1010。當(dāng)當(dāng) X = 0= 0 時(shí) ， 按 照 加時(shí) ， 按 照 加 1 1 規(guī) 律 從規(guī) 律 從0001100000011000循環(huán)變化，并每循環(huán)變化，并每當(dāng)轉(zhuǎn)換為當(dāng)轉(zhuǎn)換為1010狀態(tài)（最大數(shù)）時(shí)，狀態(tài)（最大數(shù)）時(shí)，輸出輸出Z=1=1。所以該電路是一個(gè)可控的3進(jìn)制計(jì)數(shù)器。0001100/00/00/11/11/01/0圖5.2.5 例5.2.1完整的狀態(tài)圖嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章

11、時(shí)序邏輯電路三、異步時(shí)序邏輯電路的分析三、異步時(shí)序邏輯電路的分析* *分析異步時(shí)序邏輯電路的分析方法與同步時(shí)序邏輯電路的分分析異步時(shí)序邏輯電路的分析方法與同步時(shí)序邏輯電路的分析方法有差異：分析異步時(shí)序邏輯電路時(shí)需找出每次電路狀析方法有差異：分析異步時(shí)序邏輯電路時(shí)需找出每次電路狀態(tài)轉(zhuǎn)換時(shí)哪些觸發(fā)器有時(shí)鐘信號(hào)（計(jì)算觸發(fā)器次態(tài)），哪些態(tài)轉(zhuǎn)換時(shí)哪些觸發(fā)器有時(shí)鐘信號(hào)（計(jì)算觸發(fā)器次態(tài)），哪些觸發(fā)器沒(méi)有時(shí)鐘信號(hào)（觸發(fā)器保持原態(tài)）。其它步驟、方法觸發(fā)器沒(méi)有時(shí)鐘信號(hào)（觸發(fā)器保持原態(tài)）。其它步驟、方法一樣一樣異步時(shí)序邏輯電路的分析舉例異步時(shí)序邏輯電路的分析舉例* *嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏

12、輯電路例例5.2.2：試分析圖：試分析圖5.2.7所示的時(shí)序邏輯電路所示的時(shí)序邏輯電路該電路為異步時(shí)序邏輯電路。具體分析如下：該電路為異步時(shí)序邏輯電路。具體分析如下：（1）寫(xiě)出各邏輯方程式。時(shí)鐘方程：時(shí)鐘方程：CP0=CP （時(shí)鐘脈沖源的上升沿觸發(fā)。）CP1 1= =Q0 0 （當(dāng)（當(dāng)FF0 0的的Q0 0由由0101時(shí)，時(shí)，Q1 1才可能改變狀態(tài)。）才可能改變狀態(tài)。）嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路（3）作狀態(tài)轉(zhuǎn)換表。（2）將各驅(qū)動(dòng)方程代入D觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：1111nnQDQnnQDQ0010（CP由由01時(shí)此式有效）時(shí)此式有效） （Q0由由01

13、時(shí)此式有效）時(shí)此式有效） 輸出方程：輸出方程：各觸發(fā)器的驅(qū)動(dòng)方程：各觸發(fā)器的驅(qū)動(dòng)方程：嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路（5 5）邏輯功能分析）邏輯功能分析 由狀態(tài)圖可知：該電路一共有由狀態(tài)圖可知：該電路一共有4個(gè)狀態(tài)個(gè)狀態(tài)00、01、10、11，在時(shí)鐘脈沖作用下，按照減在時(shí)鐘脈沖作用下，按照減1規(guī)律循環(huán)變化，所以是一個(gè)規(guī)律循環(huán)變化，所以是一個(gè)4進(jìn)制減法計(jì)數(shù)器，進(jìn)制減法計(jì)數(shù)器，Z是借位信號(hào)。是借位信號(hào)。Q/0/0/110111000Q/001Z1QCPQ0（4）作狀態(tài)轉(zhuǎn)換圖、時(shí)序圖。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路集成數(shù)碼寄存器集成數(shù)碼寄存器74LSl

14、75 ：一、一、 數(shù)碼寄存器數(shù)碼寄存器數(shù)碼寄存器數(shù)碼寄存器存儲(chǔ)二進(jìn)制數(shù)碼的時(shí)序電路組件。存儲(chǔ)二進(jìn)制數(shù)碼的時(shí)序電路組件。1DRC1FFQ01DRC1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3FFQ33Q1CPDD3012DD1DR5.3 5.3 若干常用時(shí)序邏輯電路若干常用時(shí)序邏輯電路5.3.1 5.3.1 數(shù)碼寄存器和移位寄存器數(shù)碼寄存器和移位寄存器嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路D0D3是并行數(shù)據(jù)輸入端，是并行數(shù)據(jù)輸入端，CP為時(shí)鐘脈沖端。為時(shí)鐘脈沖端。Q0Q3是并行數(shù)據(jù)輸出端。是并行數(shù)據(jù)輸出端。7474LS175175的功能的功能: :RD是異步

15、清零控制端。是異步清零控制端。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路1 1單向移位寄存器單向移位寄存器（1 1）右移寄存器（）右移寄存器（D觸發(fā)器組成的觸發(fā)器組成的4 4位右移寄存器）位右移寄存器）右移寄存器的結(jié)構(gòu)特點(diǎn)：右移寄存器的結(jié)構(gòu)特點(diǎn)：左邊觸發(fā)器的輸出端接右鄰觸發(fā)器左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。的輸入端。QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行輸入串行輸出D0D1D20FF1FF2FF3FF并 行 輸 出D3二、移位寄存器二、移位寄存器移位寄存器移位寄存器不但可以寄存數(shù)碼，而且在移位脈沖作用下，不但可以寄存數(shù)碼，而且在移位

16、脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移動(dòng)寄存器中的數(shù)碼可根據(jù)需要向左或向右移動(dòng)1 1位。位。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路Q(chēng)RC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行輸入串行輸出D0D1D20FF1FF2FF3FF并 行 輸 出D3設(shè)移位寄存器的初始狀態(tài)為設(shè)移位寄存器的初始狀態(tài)為0000，串行輸入數(shù)碼，串行輸入數(shù)碼DI=1101，從，從高位到低位依次輸入。其高位到低位依次輸入。其狀態(tài)表如下：狀態(tài)表如下：嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路在在4 4個(gè)移位脈沖作用下，輸入的個(gè)移位脈沖作用下，輸入的4 4位串行

17、數(shù)碼位串行數(shù)碼11011101全部存入了全部存入了寄存器中。寄存器中。這種輸入方式稱(chēng)為這種輸入方式稱(chēng)為串行輸入方式串行輸入方式。CPQ0Q1Q21234567893QID1110右移寄存器的時(shí)序圖：右移寄存器的時(shí)序圖：由于右移寄存器移位的方向?yàn)橛捎谟乙萍拇嫫饕莆坏姆较驗(yàn)镈IQ0 0Q1 1Q2 2Q3 3，即由，即由低位向高位移，所以又稱(chēng)為上移寄存器。低位向高位移，所以又稱(chēng)為上移寄存器。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路左移寄存器的結(jié)構(gòu)特點(diǎn)：左移寄存器的結(jié)構(gòu)特點(diǎn)：右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。輸入端。1DC1RQ1DQRC1Q1D1

18、DC1C1RQRCPCRD01DFF0FF1FF23FF20并 行 輸 出3QQ1QQID串行輸入串行輸出2D3D（2 2）左移寄存器）左移寄存器2 2 雙向移位寄存器雙向移位寄存器 將右移寄存器和左移寄存器組合起來(lái)，并引入一控制端將右移寄存器和左移寄存器組合起來(lái)，并引入一控制端S便構(gòu)成既可左移又可右移的雙向移位寄存器。便構(gòu)成既可左移又可右移的雙向移位寄存器。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路其中，其中，DSR為右移串行輸入端，為右移串行輸入端，DSL為左移串行輸入端。為左移串行輸入端。當(dāng)當(dāng)S=0時(shí)，時(shí)，D0=Q1、D1=Q2、D2=Q3、D3=DSL，實(shí)現(xiàn)左移操作。，實(shí)現(xiàn)

19、左移操作。RFF1DC13Q&1R1DC12FFQ&1R1DC11FFQ&1FF&C1R01DQ1111QQQQ1302CPCR串行輸入SLD（左移）串行輸入DSR（右移）串行輸出DOR（右移）串行輸出DOL（左移）移位控制SS=1：右移S=0：左移并 行 輸 出當(dāng)當(dāng)S=1時(shí)，時(shí)，D0=DSR、D1=Q0、D2=Q1、D3=Q2，實(shí)現(xiàn)右移操作；，實(shí)現(xiàn)右移操作；嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路74194為四位雙向移位寄存器。為四位雙向移位寄存器。Q0和和Q3分別是左移和右移時(shí)的串行輸出端，分別是左移和右移時(shí)的串行輸出端，Q0、Q1、Q2和和Q

20、3為為并行輸出端。并行輸出端。DSL 和和DSR分別是左移和右移串行輸入。分別是左移和右移串行輸入。D0、D1、D2 2和和D3是并是并行輸入端。行輸入端。0Q1QS3D2D1D0D2Q3Q7419441235671516D0D1D2GNDQ3Q2Q1Vcc74194891011121413RD3D0SQ0SRDCPSLSR01SRSLS1CPDDDD三、集成移位寄存器三、集成移位寄存器7419474194嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路74194的功能表：的功能表：嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路書(shū)中書(shū)中239239頁(yè)：圖頁(yè)：圖5.3.85.3.8

21、，用，用74LS194A74LS194A接成多位（接成多位（8 8位）雙向移位）雙向移位寄存器的接法。位寄存器的接法。只需將其中一片的只需將其中一片的Q3Q3接至另一片的接至另一片的D DIRIR端，而將另一片的端，而將另一片的Q0Q0接接到這一片的到這一片的D DILIL，同時(shí)把兩片的，同時(shí)把兩片的S1S1、S0S0、CPCP和（和（RDRD非）分別并非）分別并聯(lián)就行。聯(lián)就行。例例5.3.1 5.3.1 書(shū)中書(shū)中23923974238(474238(4位加法器）、位加法器）、 74LS194A74LS194A（4 4 位雙向移位寄存器）位雙向移位寄存器）注意本書(shū)中的寄存器排位順序（低位到高位

22、：注意本書(shū)中的寄存器排位順序（低位到高位：Q0Q1Q2Q3Q0Q1Q2Q3），），右移為低位到高位，左移為高位到低位。右移為低位到高位，左移為高位到低位。5.3.2 5.3.2 計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器用以統(tǒng)計(jì)輸入脈沖用以統(tǒng)計(jì)輸入脈沖CPCP個(gè)數(shù)的電路。個(gè)數(shù)的電路。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路計(jì)數(shù)器的分類(lèi)：計(jì)數(shù)器的分類(lèi)：（2 2）按數(shù)字的增減趨勢(shì)可分為加法計(jì)數(shù)器、減法計(jì)數(shù)）按數(shù)字的增減趨勢(shì)可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。器和可逆計(jì)數(shù)器。（1 1）按計(jì)數(shù)進(jìn)制可分為二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器。）按計(jì)數(shù)進(jìn)制可分為二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器。非二進(jìn)制計(jì)數(shù)器中最典

23、型的是二非二進(jìn)制計(jì)數(shù)器中最典型的是二- -十進(jìn)制計(jì)數(shù)器。十進(jìn)制計(jì)數(shù)器。（3 3）按計(jì)數(shù)器中觸發(fā)器翻轉(zhuǎn)是否與計(jì)數(shù)脈沖同步分為同）按計(jì)數(shù)器中觸發(fā)器翻轉(zhuǎn)是否與計(jì)數(shù)脈沖同步分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。步計(jì)數(shù)器和異步計(jì)數(shù)器。（4 4）按計(jì)數(shù)器的計(jì)數(shù)容量來(lái)區(qū)分，如十進(jìn)制計(jì)數(shù)器、六）按計(jì)數(shù)器的計(jì)數(shù)容量來(lái)區(qū)分，如十進(jìn)制計(jì)數(shù)器、六十進(jìn)制計(jì)數(shù)器和十三進(jìn)制計(jì)數(shù)器。十進(jìn)制計(jì)數(shù)器和十三進(jìn)制計(jì)數(shù)器。 計(jì)數(shù)器不僅能用于對(duì)時(shí)鐘脈沖計(jì)數(shù)，還可以用于分頻、定時(shí)、計(jì)數(shù)器不僅能用于對(duì)時(shí)鐘脈沖計(jì)數(shù)，還可以用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖序列以及進(jìn)行數(shù)字運(yùn)算等。產(chǎn)生節(jié)拍脈沖序列以及進(jìn)行數(shù)字運(yùn)算等。主要特點(diǎn)：主要特點(diǎn)：1 1）一般只入）一般只

24、入CPCP，不另加輸入信號(hào)，輸出通常是現(xiàn)態(tài)的函數(shù)，不另加輸入信號(hào)，輸出通常是現(xiàn)態(tài)的函數(shù)，是一種是一種MooreMoore型的時(shí)序電路；型的時(shí)序電路；2 2）電路組成主要是時(shí)鐘觸發(fā)器，）電路組成主要是時(shí)鐘觸發(fā)器，且多為且多為T(mén) T、TT觸發(fā)器。觸發(fā)器。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路由于該計(jì)數(shù)器的翻轉(zhuǎn)規(guī)律性較強(qiáng)，只需用由于該計(jì)數(shù)器的翻轉(zhuǎn)規(guī)律性較強(qiáng)，只需用“觀察法觀察法”就可設(shè)計(jì)就可設(shè)計(jì)出電路。出電路。 因?yàn)槭且驗(yàn)槭恰巴酵健狈绞剑詫⒎绞?，所以將所有觸發(fā)器的所有觸發(fā)器的CPCP端連在一起，端連在一起，接計(jì)數(shù)脈沖。接計(jì)數(shù)脈沖。 然后分析狀態(tài)然后分析狀態(tài)圖，選擇適當(dāng)圖，選擇

25、適當(dāng)?shù)牡腏KJK信號(hào)。信號(hào)。一、一、二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器1 1、二進(jìn)制同步計(jì)數(shù)器二進(jìn)制同步計(jì)數(shù)器 （1 1）二進(jìn)制同步加法計(jì)數(shù)器）二進(jìn)制同步加法計(jì)數(shù)器嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路計(jì)數(shù)規(guī)則：計(jì)數(shù)規(guī)則：241241頁(yè)，在一個(gè)多位二進(jìn)制數(shù)的末位上加頁(yè)，在一個(gè)多位二進(jìn)制數(shù)的末位上加1 1時(shí)，若時(shí)，若其中第其中第i i位（即任何一位）以下各位皆為位（即任何一位）以下各位皆為1 1時(shí)，時(shí)，則第則第i i位改變位改變狀態(tài)（由狀態(tài)（由0 0變?yōu)樽優(yōu)? 1，由，由1 1變?yōu)樽優(yōu)? 0），而最低位的狀態(tài)每次加，而最低位的狀態(tài)每次加1 1時(shí)時(shí)都要改變。例如：都要改變。例如：同步計(jì)數(shù)器既

26、可用同步計(jì)數(shù)器既可用T T觸發(fā)器構(gòu)成，也可用觸發(fā)器構(gòu)成，也可用TT觸發(fā)器構(gòu)成。觸發(fā)器構(gòu)成。如果用如果用T T觸發(fā)器構(gòu)成，則每次觸發(fā)器構(gòu)成，則每次CPCP信號(hào)到達(dá)時(shí)應(yīng)使該翻轉(zhuǎn)的那些信號(hào)到達(dá)時(shí)應(yīng)使該翻轉(zhuǎn)的那些觸發(fā)器輸入控制端觸發(fā)器輸入控制端Ti=1Ti=1，不該翻轉(zhuǎn)的，不該翻轉(zhuǎn)的Ti=0Ti=0。（即用信號(hào)去控制）。（即用信號(hào)去控制）如果用如果用TT觸發(fā)器構(gòu)成，則每次觸發(fā)器構(gòu)成，則每次CPCP信號(hào)到達(dá)時(shí)只能加到該翻轉(zhuǎn)信號(hào)到達(dá)時(shí)只能加到該翻轉(zhuǎn)的那些觸發(fā)器的的那些觸發(fā)器的CPCP輸入端上，而不能加給那些不該翻轉(zhuǎn)的觸發(fā)輸入端上，而不能加給那些不該翻轉(zhuǎn)的觸發(fā)器。（即用器。（即用CPCP去控制）去控制）用用

27、T T觸發(fā)器構(gòu)成的計(jì)數(shù)器，第觸發(fā)器構(gòu)成的計(jì)數(shù)器，第i i個(gè)觸發(fā)器的輸入控制端個(gè)觸發(fā)器的輸入控制端TiTi應(yīng)輸入應(yīng)輸入的驅(qū)動(dòng)方程通式：的驅(qū)動(dòng)方程通式：Ti=Qi-1 Ti=Qi-1 Qi Qi-2 -2 Q1 Q1 Q0 Q0嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路由由T T構(gòu)成的構(gòu)成的4 4位同步計(jì)數(shù)器（先由位同步計(jì)數(shù)器（先由JKJK構(gòu)成構(gòu)成T T）各觸發(fā)器的驅(qū)動(dòng)方程）各觸發(fā)器的驅(qū)動(dòng)方程如下：如下：T0=1=J0=K0 T0=1=J0=K0 最低位的狀態(tài)在每次減最低位的狀態(tài)在每次減1 1時(shí)都要改變，即時(shí)都要改變，即T0=1T0=1（不在（不在TiTi公式里）公式里）T1=Q0=J

28、1=K1T1=Q0=J1=K1T2=Q0Q1=J2=K2T2=Q0Q1=J2=K2T3=Q0Q1Q2=J3=K3T3=Q0Q1Q2=J3=K3狀態(tài)方程：狀態(tài)方程：輸出方程：輸出方程：C=Q0Q1Q2Q3C=Q0Q1Q2Q3嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路1KR3FFC1Q1JRFFQC1C12FFC1CP1RQQ0&21KFF&3清零脈沖1JQ&計(jì)數(shù)脈沖RQ&1KQ1J11J1KQ0CR分析狀態(tài)圖可見(jiàn)：分析狀態(tài)圖可見(jiàn)：FF0 0：每來(lái)一個(gè)：每來(lái)一個(gè)CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選向相反的狀態(tài)翻轉(zhuǎn)一次。所以選J0 0= =K0 0=1=1。

29、FF1 1：當(dāng)：當(dāng)Q0 0=1=1時(shí)，來(lái)一個(gè)時(shí)，來(lái)一個(gè)CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選向相反的狀態(tài)翻轉(zhuǎn)一次。所以選J1 1= =K1 1= = Q0 0 。FF2 2：當(dāng)：當(dāng)Q0 0Q1 1=1=1時(shí)，時(shí)， 來(lái)一個(gè)來(lái)一個(gè)CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選向相反的狀態(tài)翻轉(zhuǎn)一次。所以選J2 2= =K2 2= = Q0 0Q1 1FF3 3： 當(dāng)當(dāng)Q0 0Q1 1Q3 3=1=1時(shí)，時(shí)， 來(lái)一個(gè)來(lái)一個(gè)CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所向相反的狀態(tài)翻轉(zhuǎn)一次。所以選以選J3 3= =K3 3= = Q0 0Q1 1Q3 31嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路CPQ0Q1Q2Q3用用“

30、觀察法觀察法”作出該電路的時(shí)序波形圖和狀態(tài)圖。作出該電路的時(shí)序波形圖和狀態(tài)圖。由時(shí)序圖可以看出，由時(shí)序圖可以看出，Q0 0、Ql、Q2 2、Q3 3的周期分別是計(jì)數(shù)脈沖的周期分別是計(jì)數(shù)脈沖( (CP) )周期的周期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而計(jì)數(shù)器也可作為分頻倍，因而計(jì)數(shù)器也可作為分頻器。器。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路將加法計(jì)數(shù)器和減法計(jì)數(shù)器合并起來(lái)，并引入一加將加法計(jì)數(shù)器和減法計(jì)數(shù)器合并起來(lái)，并引入一加/ /減控制信減控制信號(hào)號(hào)X便構(gòu)成便構(gòu)成4 4位二進(jìn)制同步可逆計(jì)數(shù)器，各觸發(fā)器的驅(qū)動(dòng)方位二進(jìn)制同步可逆計(jì)數(shù)器，各觸發(fā)器的驅(qū)動(dòng)方程為：

31、程為：就構(gòu)成了就構(gòu)成了4 4位二進(jìn)制同步減法計(jì)數(shù)器。位二進(jìn)制同步減法計(jì)數(shù)器。最低位的狀態(tài)在每次減最低位的狀態(tài)在每次減1 1時(shí)都要時(shí)都要改變，即改變，即T0=1T0=1（不在（不在TiTi公式里）公式里）（3 3）二進(jìn)制同步可逆計(jì)數(shù)器）二進(jìn)制同步可逆計(jì)數(shù)器（2 2）二進(jìn)制同步減法計(jì)數(shù)器）二進(jìn)制同步減法計(jì)數(shù)器分析分析4 4位二進(jìn)制同步減法計(jì)數(shù)器的狀態(tài)表，書(shū)中位二進(jìn)制同步減法計(jì)數(shù)器的狀態(tài)表，書(shū)中246246頁(yè)，第頁(yè)，第i i位位觸發(fā)器輸入端觸發(fā)器輸入端TiTi的邏輯式通式為：的邏輯式通式為：只要將各觸發(fā)器的驅(qū)動(dòng)方程改為：只要將各觸發(fā)器的驅(qū)動(dòng)方程改為：嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯

32、電路作出二進(jìn)制同步可逆計(jì)數(shù)器的邏輯圖：作出二進(jìn)制同步可逆計(jì)數(shù)器的邏輯圖：當(dāng)控制信號(hào)當(dāng)控制信號(hào)X=0時(shí)，時(shí)，F(xiàn)F1FF3中的各中的各J、K端分別與低位各觸發(fā)端分別與低位各觸發(fā)器器 的端相連，作減法計(jì)數(shù)。的端相連，作減法計(jì)數(shù)。實(shí)現(xiàn)了可逆計(jì)數(shù)器的功能。實(shí)現(xiàn)了可逆計(jì)數(shù)器的功能。QR02Q11JQCRRQFF清零脈沖FFC10C11K1K計(jì)數(shù)脈沖1K1QC12RCPQ1J1FF1J1J1KQR3C1FF3Q&111X 加/減控制信號(hào)Q當(dāng)控制信號(hào)當(dāng)控制信號(hào)X=1時(shí)，時(shí)，F(xiàn)F1FF3中的各中的各J、K端分別與低位端分別與低位各觸發(fā)器的各觸發(fā)器的Q端相連，作加法計(jì)數(shù)。端相連，作加法計(jì)數(shù)。嘉應(yīng)學(xué)院電子信

33、息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路工作原理：（工作原理：（256頁(yè)）頁(yè)） 4個(gè)個(gè)JK觸發(fā)器都接成觸發(fā)器都接成T觸發(fā)器。在做觸發(fā)器。在做“加加1”1”計(jì)數(shù)時(shí)采取從低位到高位逐位進(jìn)位的方式工作的。因計(jì)數(shù)時(shí)采取從低位到高位逐位進(jìn)位的方式工作的。因此，其中的各個(gè)觸發(fā)器不是同時(shí)翻轉(zhuǎn)的。若用下降沿動(dòng)作的此，其中的各個(gè)觸發(fā)器不是同時(shí)翻轉(zhuǎn)的。若用下降沿動(dòng)作的觸發(fā)器觸發(fā)器T組成計(jì)數(shù)器，則只要將低位觸發(fā)器的組成計(jì)數(shù)器，則只要將低位觸發(fā)器的Q Q端接至高位端接至高位觸發(fā)器的時(shí)鐘輸入端就行。當(dāng)?shù)臀挥捎|發(fā)器的時(shí)鐘輸入端就行。當(dāng)?shù)臀挥? 1變?yōu)樽優(yōu)? 0時(shí)，時(shí)，Q Q端的下降沿端的下降沿正好可以作為高位的時(shí)鐘信號(hào)。

34、正好可以作為高位的時(shí)鐘信號(hào)。 1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計(jì)數(shù)脈沖清零脈沖QQQQ2 2、二進(jìn)制異步計(jì)數(shù)器二進(jìn)制異步計(jì)數(shù)器 （1 1）二進(jìn)制異步加法計(jì)數(shù)器（）二進(jìn)制異步加法計(jì)數(shù)器（4 4位）位） 嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路每當(dāng)每當(dāng)Q0由由1變變0，F(xiàn)F1向相反的狀態(tài)翻轉(zhuǎn)一次；向相反的狀態(tài)翻轉(zhuǎn)一次；每當(dāng)每當(dāng)Q1由由1變變0，F(xiàn)F2向相反的狀態(tài)翻轉(zhuǎn)一次；向相反的狀態(tài)翻轉(zhuǎn)一次；每當(dāng)每當(dāng)Q2由由1變變0，F(xiàn)F3向相反的狀態(tài)翻轉(zhuǎn)一次。向相反的狀態(tài)翻轉(zhuǎn)一次。每來(lái)一個(gè)每來(lái)一個(gè)CP的下降沿時(shí)，的下降沿時(shí)，

35、FF0向相反的狀態(tài)翻轉(zhuǎn)一次；向相反的狀態(tài)翻轉(zhuǎn)一次；嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路由時(shí)序圖可以看出，由時(shí)序圖可以看出，Q0 0、Ql、Q2 2、Q3 3的周期分別是計(jì)數(shù)脈沖的周期分別是計(jì)數(shù)脈沖( (CP) )周期的周期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而計(jì)數(shù)器也可作為分頻器。倍，因而計(jì)數(shù)器也可作為分頻器。CPQ0Q1Q2Q3用用“觀察法觀察法”作出該電路的時(shí)序波形圖和狀態(tài)圖。作出該電路的時(shí)序波形圖和狀態(tài)圖。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路（2 2）二進(jìn)制異步減法計(jì)數(shù)器）二進(jìn)制異步減法計(jì)數(shù)器書(shū)中書(shū)中257257頁(yè)，圖頁(yè)，圖5.3

36、.28 5.3.28 下降沿動(dòng)作的異步二進(jìn)制減法計(jì)數(shù)器，下降沿動(dòng)作的異步二進(jìn)制減法計(jì)數(shù)器，Q Q非作高位非作高位CP CP ，用，用JKJK觸發(fā)器連成觸發(fā)器連成TT觸發(fā)器構(gòu)成。觸發(fā)器構(gòu)成。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路工作原理：工作原理：D觸發(fā)器也都接成觸發(fā)器也都接成T觸發(fā)器觸發(fā)器。 由于是上升沿觸發(fā)，則應(yīng)將低位觸發(fā)器的由于是上升沿觸發(fā)，則應(yīng)將低位觸發(fā)器的Q端與相鄰高端與相鄰高位觸發(fā)器的時(shí)鐘脈沖輸入端相連，即從位觸發(fā)器的時(shí)鐘脈沖輸入端相連，即從Q端取借位信端取借位信號(hào)。它也同樣具有分頻作用。號(hào)。它也同樣具有分頻作用。C1CPFF31DQ3計(jì)數(shù)脈沖QRQ31DQQ22FF

37、C1R2Q1DQQ11FFC1R1Q1DQQ00FFC1R0Q清零脈沖CR用用4 4個(gè)上升沿觸發(fā)的個(gè)上升沿觸發(fā)的D觸發(fā)器組成的觸發(fā)器組成的4 4位異步二進(jìn)制減法計(jì)數(shù)器。位異步二進(jìn)制減法計(jì)數(shù)器。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路231 0QQQ Q0000111111101101110010111001101010000111011001010100001100100001CPQ0Q1Q2Q3二進(jìn)制異步減法計(jì)數(shù)器的二進(jìn)制異步減法計(jì)數(shù)器的時(shí)序波形圖和狀態(tài)圖。時(shí)序波形圖和狀態(tài)圖。在異步計(jì)數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉(zhuǎn)必須在相鄰觸發(fā)器在異步計(jì)數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉(zhuǎn)必須在相鄰觸發(fā)

38、器產(chǎn)生進(jìn)位信號(hào)（加計(jì)數(shù)）或借位信號(hào)（減計(jì)數(shù)）之后才能實(shí)產(chǎn)生進(jìn)位信號(hào)（加計(jì)數(shù)）或借位信號(hào)（減計(jì)數(shù)）之后才能實(shí)現(xiàn)，所以工作速度較低。為了提高計(jì)數(shù)速度，可采用同步計(jì)現(xiàn)，所以工作速度較低。為了提高計(jì)數(shù)速度，可采用同步計(jì)數(shù)器。數(shù)器。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路 （1 1）4 4位二進(jìn)制同步加法計(jì)數(shù)器位二進(jìn)制同步加法計(jì)數(shù)器7416174161（書(shū)中（書(shū)中245245頁(yè)，圖頁(yè)，圖5.3.145.3.14）RC1&Q1J1K&13Q&Q&RC11J1K&12Q&Q&RC11J1K&11Q&Q&RC11J1

39、K&10Q0D1&1EPET11D2D3DCPLDRDRCO3 3集成二進(jìn)制計(jì)數(shù)器舉例集成二進(jìn)制計(jì)數(shù)器舉例嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路w7416174161具有以下功能：具有以下功能： 計(jì)數(shù)。計(jì)數(shù)。 同步并行預(yù)置數(shù)。同步并行預(yù)置數(shù)。RCO為進(jìn)位輸出端。為進(jìn)位輸出端。 保持。保持。41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCO 異步清零。異步清零。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路Q(chēng)CPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150

40、120清零異步同步置數(shù)加法計(jì)數(shù)保持嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419141235671516Vcc741918910111214133D0Q1GNDD1EN D/UQ3Q2QD2LDMAX/MINRCOCP0D（2）4位二進(jìn)制同步可逆計(jì)數(shù)器位二進(jìn)制同步可逆計(jì)數(shù)器74191（書(shū)中（書(shū)中248248頁(yè)，圖頁(yè)，圖5.3.175.3.17）嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路當(dāng)當(dāng)N=2n時(shí)，就是前面討論的時(shí)，就是前面討論的n位二進(jìn)制計(jì)數(shù)器；位二進(jìn)制計(jì)數(shù)器；當(dāng)當(dāng)N2n時(shí)，常稱(chēng)為非二進(jìn)制計(jì)數(shù)

41、器。非二進(jìn)制時(shí)，常稱(chēng)為非二進(jìn)制計(jì)數(shù)器。非二進(jìn)制計(jì)數(shù)器中最常用的是十進(jìn)制計(jì)數(shù)器。計(jì)數(shù)器中最常用的是十進(jìn)制計(jì)數(shù)器。二、非二進(jìn)制計(jì)數(shù)器二、非二進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器又稱(chēng)模進(jìn)制計(jì)數(shù)器又稱(chēng)模N計(jì)數(shù)器。計(jì)數(shù)器。（書(shū)中（書(shū)中251251頁(yè)）頁(yè)）1 184218421BCD碼同步十進(jìn)制加法計(jì)數(shù)器（書(shū)中碼同步十進(jìn)制加法計(jì)數(shù)器（書(shū)中251251頁(yè)，圖頁(yè)，圖5.3.205.3.20）書(shū)中書(shū)中251251頁(yè)，圖頁(yè)，圖5.3.205.3.20電路是用同步二進(jìn)制（四位）加法計(jì)數(shù)器電路是用同步二進(jìn)制（四位）加法計(jì)數(shù)器圖圖5.3.115.3.11電路的基礎(chǔ)上略加修改而成，由電路的基礎(chǔ)上略加修改而成，由T T觸發(fā)器組成的同步十

42、觸發(fā)器組成的同步十進(jìn)制加法計(jì)數(shù)器。應(yīng)使進(jìn)制加法計(jì)數(shù)器。應(yīng)使10011001加加1 1后為后為00000000。電路改成：第十個(gè)。電路改成：第十個(gè)CPCP輸入后，輸入后，F(xiàn)F1FF1和和FF2FF2維持維持0 0狀態(tài)不變，狀態(tài)不變，F(xiàn)F0FF0和和FF3FF3從從1 1翻轉(zhuǎn)為翻轉(zhuǎn)為0 0，故電，故電路返回路返回00000000。第十個(gè)。第十個(gè)CPCP輸入時(shí)，應(yīng)使輸入時(shí)，應(yīng)使T0=1T0=1，T1=0T1=0，T2=0T2=0，T3=1T3=1。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路驅(qū)動(dòng)方程改為：驅(qū)動(dòng)方程改為：設(shè)計(jì)時(shí)要保證不影響設(shè)計(jì)時(shí)要保證不影響00000000至至10011001

43、十個(gè)數(shù)的計(jì)數(shù)，例如從十個(gè)數(shù)的計(jì)數(shù)，例如從10001000加一個(gè)加一個(gè)CPCP計(jì)至計(jì)至10011001時(shí)，驅(qū)動(dòng)方程為時(shí)，驅(qū)動(dòng)方程為圖圖5.3.235.3.23電路是用同步二進(jìn)制（四位）減法計(jì)數(shù)器圖電路是用同步二進(jìn)制（四位）減法計(jì)數(shù)器圖5.3.165.3.16電路的基礎(chǔ)上略加修改而成，由電路的基礎(chǔ)上略加修改而成，由T T觸發(fā)器組成的同步十進(jìn)制減觸發(fā)器組成的同步十進(jìn)制減法計(jì)數(shù)器。應(yīng)使法計(jì)數(shù)器。應(yīng)使00000000減減1 1后變?yōu)楹笞優(yōu)?001 1001 。電路改成：第十個(gè)。電路改成：第十個(gè)CPCP輸入后，輸入后，F(xiàn)F1FF1和和FF2FF2維持維持0 0狀態(tài)不變，狀態(tài)不變，F(xiàn)F0FF0和和FF3FF

44、3從從0 0翻轉(zhuǎn)為翻轉(zhuǎn)為1 1，故，故電路返回電路返回10011001。第十個(gè)。第十個(gè)CPCP輸入時(shí)，應(yīng)使輸入時(shí)，應(yīng)使T0=1T0=1，T1=0T1=0，T2=0T2=0，T3=1T3=1。84218421BCD碼同步十進(jìn)制減法計(jì)數(shù)器碼同步十進(jìn)制減法計(jì)數(shù)器嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路Q(chēng)Q1KR1J2QC10C111JFFRQ計(jì)數(shù)脈沖清零脈沖CR0Q1JRFFQ11KC13FF1KRFFC1CP2Q1Q1K1J3&用前面介紹的同步時(shí)序邏輯電路分析方法對(duì)該電路進(jìn)行分析。用前面介紹的同步時(shí)序邏輯電路分析方法對(duì)該電路進(jìn)行分析。（1）寫(xiě)出驅(qū)動(dòng)方程：）寫(xiě)出驅(qū)動(dòng)方程：10J

45、10KnnQQJ031nQK01nnQQJ012nnQQK012nnnQQQJ0123n03QK 嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路（2）將各驅(qū)動(dòng)方程代入將各驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：的次態(tài)方程： nnQQJ03110J10KnQK01nnQQJ012nnQQK012nnnQQQJ0123n03QKnnnQKQJQ1nnnnQQKQJQ0000010nnnnnnnnQQQQQQKQJQ10103111111nnnnnnnnnQQQQQQQKQJQ201201222212nnnnnnnnnQQQQQQQKQJQ3030

46、12333313先寫(xiě)出先寫(xiě)出JK觸發(fā)器的特性方程觸發(fā)器的特性方程嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路設(shè)初態(tài)為設(shè)初態(tài)為Q3 3Q2 2Q1 1Q0 0=0000=0000，代入次態(tài)方程進(jìn)行計(jì)算，得狀態(tài)，代入次態(tài)方程進(jìn)行計(jì)算，得狀態(tài)轉(zhuǎn)換表如表轉(zhuǎn)換表如表5.3.55.3.5所示。所示。（3）作狀態(tài)轉(zhuǎn)換表。）作狀態(tài)轉(zhuǎn)換表。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路231 0QQQ Q0000100001000011000100101001010101100111CPQ0Q1Q2Q312345678910（4 4）作狀態(tài)圖及時(shí)序圖。）作狀態(tài)圖及時(shí)序圖。嘉應(yīng)學(xué)院電子信息工程系

47、數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路 由于電路中有由于電路中有4個(gè)觸發(fā)器，它們的狀態(tài)組合共有個(gè)觸發(fā)器，它們的狀態(tài)組合共有16種。而在種。而在8421BCD碼計(jì)數(shù)器中只用了碼計(jì)數(shù)器中只用了10種，稱(chēng)為有效狀態(tài)。其余種，稱(chēng)為有效狀態(tài)。其余6種狀態(tài)稱(chēng)為無(wú)效狀態(tài)。種狀態(tài)稱(chēng)為無(wú)效狀態(tài)。當(dāng)由于某種原因，使計(jì)數(shù)器進(jìn)入無(wú)效狀態(tài)時(shí)，如果能在時(shí)鐘信當(dāng)由于某種原因，使計(jì)數(shù)器進(jìn)入無(wú)效狀態(tài)時(shí)，如果能在時(shí)鐘信號(hào)作用下，最終進(jìn)入有效狀態(tài)，我們就稱(chēng)該電路具有號(hào)作用下，最終進(jìn)入有效狀態(tài)，我們就稱(chēng)該電路具有自啟動(dòng)自啟動(dòng)能力能力。231 0QQQ Q0000100001000011000100101001010101100111101

48、010111101110011111110有效循環(huán)（5）檢查電路能否自啟動(dòng)）檢查電路能否自啟動(dòng)用同樣的分析的方法分別求出用同樣的分析的方法分別求出6種無(wú)效狀態(tài)下的次態(tài)，得到完種無(wú)效狀態(tài)下的次態(tài)，得到完整的狀態(tài)轉(zhuǎn)換圖。可見(jiàn)，該計(jì)數(shù)器能夠自啟動(dòng)。整的狀態(tài)轉(zhuǎn)換圖。可見(jiàn)，該計(jì)數(shù)器能夠自啟動(dòng)。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路CP2 2= =Q1 1 （當(dāng)（當(dāng)FF1 1的的Q1 1由由1010時(shí)，時(shí)，Q2 2才可能改變狀態(tài)。）才可能改變狀態(tài)。）用前面介紹的異步時(shí)序邏輯電路分析方法對(duì)該電路進(jìn)行分析：用前面介紹的異步時(shí)序邏輯電路分析方法對(duì)該電路進(jìn)行分析：（1 1）寫(xiě)出各邏輯方程式。）寫(xiě)出

49、各邏輯方程式。 時(shí)鐘方程：時(shí)鐘方程： CP0 0= =CP （時(shí)鐘脈沖源的下降沿觸發(fā)。）（時(shí)鐘脈沖源的下降沿觸發(fā)。）CP1 1= =Q0 0 （當(dāng)（當(dāng)FF0 0的的Q0 0由由1010時(shí)，時(shí)，Q1 1才可能改變狀態(tài)。才可能改變狀態(tài)。) )CP3 3= =Q0 0 （當(dāng)（當(dāng)FF0 0的的Q0 0由由1010時(shí)，時(shí)，Q3 3才可能改變狀態(tài)才可能改變狀態(tài)) )1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計(jì)數(shù)脈沖清零脈沖QQQQ&28421BCD碼異步十進(jìn)制加法計(jì)數(shù)器碼異步十進(jìn)制加法計(jì)數(shù)器嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)

50、序邏輯電路1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計(jì)數(shù)脈沖清零脈沖QQQQ&各觸發(fā)器的驅(qū)動(dòng)方程：各觸發(fā)器的驅(qū)動(dòng)方程：10J10KnQJ3111K12J12KnnQQJ12313K嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路（2）將各驅(qū)動(dòng)方程代入）將各驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程，得各觸發(fā)觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：器的次態(tài)方程：10J10KnQJ3111K12J12KnnQQJ12313KnnnnQQKQJQ0000010（CP由10時(shí)此式有效） nnnnnQQQKQJQ13111111（Q0由

51、10時(shí)此式有效） nnnnQQKQJQ2222212（Q1由10時(shí)此式有效） nnnnnnQQQQKQJQ312333313（Q0由10時(shí)此式有效） 嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路設(shè)初態(tài)為設(shè)初態(tài)為Q3Q2Q1Q0=0000，代入次態(tài)方程進(jìn)行計(jì)算，得狀態(tài)轉(zhuǎn)換表。，代入次態(tài)方程進(jìn)行計(jì)算，得狀態(tài)轉(zhuǎn)換表。（3）作狀態(tài)轉(zhuǎn)換表。）作狀態(tài)轉(zhuǎn)換表。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路3Q2QETCP0D1D2D3DRCO1Q0Q7416041235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCOEPR

52、DDL3 3集成十進(jìn)制計(jì)數(shù)器舉例集成十進(jìn)制計(jì)數(shù)器舉例（1 1）84218421BCD碼同步加法計(jì)數(shù)器碼同步加法計(jì)數(shù)器7416074160（與（與7416174161功能類(lèi)似）功能類(lèi)似）（書(shū)中（書(shū)中253253頁(yè)）頁(yè)）嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路二進(jìn)制計(jì)數(shù)器的時(shí)鐘輸入端為二進(jìn)制計(jì)數(shù)器的時(shí)鐘輸入端為CP1 1，輸出端為，輸出端為Q0 0；五進(jìn)制計(jì)數(shù)器的時(shí)鐘輸入端為五進(jìn)制計(jì)數(shù)器的時(shí)鐘輸入端為CP2 2，輸出端為，輸出端為Q1 1、Q2 2、Q3 3。7429074290包含一個(gè)獨(dú)立的包含一個(gè)獨(dú)立的1 1位二進(jìn)制計(jì)數(shù)器和一個(gè)獨(dú)立的異步五進(jìn)位二進(jìn)制計(jì)數(shù)器和一個(gè)獨(dú)立的異步五進(jìn)制計(jì)

53、數(shù)器。制計(jì)數(shù)器。如果將如果將Q0 0與與CP2 2相連，相連，CP1 1作時(shí)鐘脈沖輸入端，作時(shí)鐘脈沖輸入端，Q0 0Q3 3作輸出作輸出端，則為端，則為84218421BCD碼十進(jìn)制計(jì)數(shù)器。碼十進(jìn)制計(jì)數(shù)器。（2 2）二）二五五十進(jìn)制異步加法計(jì)數(shù)器十進(jìn)制異步加法計(jì)數(shù)器7429074290（書(shū)中（書(shū)中259259頁(yè)）頁(yè)）嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路 異步清零。異步清零。 計(jì)數(shù)。計(jì)數(shù)。 異步置數(shù)（置異步置數(shù)（置9 9）。）。 4123567891011121314GNDVcc74LS2909(1)NC9(2)NC0(1)

54、0(2)21Q3Q0Q1Q2CPCPRRRR7429074290的功能：的功能：嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路書(shū)中書(shū)中259259頁(yè)：若以頁(yè)：若以CP0CP0為計(jì)數(shù)輸入端、為計(jì)數(shù)輸入端、Q0Q0為輸出端，即得到為輸出端，即得到二進(jìn)制計(jì)數(shù)器（或二分頻器）；若以二進(jìn)制計(jì)數(shù)器（或二分頻器）；若以CP1CP1為計(jì)數(shù)輸入端、為計(jì)數(shù)輸入端、Q1Q1、Q2Q2、Q3Q3為輸出端，即得到五進(jìn)制計(jì)數(shù)器（或五分頻器）；為輸出端，即得到五進(jìn)制計(jì)數(shù)器（或五分頻器）；若將若將CP1CP1與與Q0Q0相連，同時(shí)以相連，同時(shí)以CP0CP0為計(jì)數(shù)輸入端，為計(jì)數(shù)輸入端，Q0Q0、Q1Q1、Q2Q2、Q3

55、Q3為輸出端，即得到十進(jìn)制計(jì)數(shù)器（或十分頻器）。為輸出端，即得到十進(jìn)制計(jì)數(shù)器（或十分頻器）。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路（1 1）同步級(jí)聯(lián)。）同步級(jí)聯(lián)。例：用兩片例：用兩片4 4位二進(jìn)制加法計(jì)數(shù)器位二進(jìn)制加法計(jì)數(shù)器7416174161采用同步級(jí)聯(lián)方式采用同步級(jí)聯(lián)方式構(gòu)成的構(gòu)成的8 8位二進(jìn)制同步加法計(jì)數(shù)器，模為位二進(jìn)制同步加法計(jì)數(shù)器，模為161616=25616=256。低位向高位進(jìn)位低位向高位進(jìn)位按十六進(jìn)制按十六進(jìn)制方式。高位使能端由低位的進(jìn)方式。高位使能端由低位的進(jìn)位供給，共用位供給，共用CPCP，叫并行進(jìn)位方式。，叫并行進(jìn)位方式。1 1計(jì)數(shù)器的級(jí)聯(lián)（書(shū)中計(jì)數(shù)器的

56、級(jí)聯(lián)（書(shū)中263263，MNMN的情況，的情況，M=N1M=N1* *N2N2）3Q2QETCP0D1D2D3DRCO1Q0Q74161(1)EPRDDLD13DD3DCPQ Q00RCO74161(2)L21ETQDQR2DEP111計(jì)數(shù)脈沖清零脈沖0132Q Q Q Q4576Q Q Q Q三、集成計(jì)數(shù)器的應(yīng)用三、集成計(jì)數(shù)器的應(yīng)用嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(2)LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(1)計(jì)數(shù)脈沖D/UENL0132Q Q Q

57、 QQ6Q7Q4Q5D（2）異步級(jí)聯(lián) 例：用兩片74191采用異步級(jí)聯(lián)方式構(gòu)成8位二進(jìn)制異步可逆計(jì)數(shù)器。高位的CP由低位的進(jìn)位供給,叫串行進(jìn)位方式。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路例：如用兩片例：如用兩片74290采用異步級(jí)聯(lián)方式組成的二位采用異步級(jí)聯(lián)方式組成的二位8421BCD碼十進(jìn)制加法計(jì)數(shù)器。碼十進(jìn)制加法計(jì)數(shù)器。 模為模為1010=1003Q2Q1Q0Q74290(1)CP1CP2R0(2)R0(1)R9(1)9(2)RQ0Q12QQ374290(2)CP1CP20(2)RR0(1)9(1)RR9(2)計(jì)數(shù)脈沖置數(shù)脈沖清零脈沖個(gè)位輸出十位輸出01Q2QQ3Q01Q2

58、QQ3Q（3）用計(jì)數(shù)器的輸出端作進(jìn)位）用計(jì)數(shù)器的輸出端作進(jìn)位/借位端借位端有的集成計(jì)數(shù)器沒(méi)有進(jìn)位有的集成計(jì)數(shù)器沒(méi)有進(jìn)位/借位輸出端，這時(shí)可根據(jù)具體情況，借位輸出端，這時(shí)可根據(jù)具體情況，用計(jì)數(shù)器的輸出信號(hào)用計(jì)數(shù)器的輸出信號(hào)Q3、Q2、Q1、Q0產(chǎn)生一個(gè)進(jìn)位產(chǎn)生一個(gè)進(jìn)位/借位。借位。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路2 2組成任意進(jìn)制計(jì)數(shù)器組成任意進(jìn)制計(jì)數(shù)器 MNMN的情況的情況(260(260頁(yè)）頁(yè)）充分利用清零端或置數(shù)控制端，讓電路跳過(guò)某些狀態(tài)而獲得。充分利用清零端或置數(shù)控制端，讓電路跳過(guò)某些狀態(tài)而獲得。設(shè)法跳過(guò)設(shè)法跳過(guò)N-MN-M個(gè)狀態(tài)。書(shū)中圖個(gè)狀態(tài)。書(shū)中圖5.3.335

59、.3.33同步與異步置數(shù)置零的區(qū)同步與異步置數(shù)置零的區(qū)別別. .嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路例：用集成計(jì)數(shù)器例：用集成計(jì)數(shù)器74160和與非門(mén)組成的和與非門(mén)組成的6進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。QDQ1074160Q32Q3DETQ10Q211CPLD31DQEPQ計(jì)數(shù)脈沖RCO20DRD&Q0Q0000Q00010100001100102100101100101100010111Q3（1）異步異步清零法清零法異步清零法適用于具有異步清零端的集成計(jì)數(shù)器。異步清零法適用于具有異步清零端的集成計(jì)數(shù)器。 嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路Q(chēng)DRETEP

60、74163DRCO33QD211QL010QDCPDD1計(jì)數(shù)脈沖2&0132Q Q Q Q3Q0010000000011Q0001Q1Q010020101（2）同步清零法）同步清零法同步清零法適用于具有同步清零端的集成計(jì)數(shù)器。同步清零法適用于具有同步清零端的集成計(jì)數(shù)器。例：用集成計(jì)數(shù)器例：用集成計(jì)數(shù)器74163(具有同步清零端具有同步清零端)和與非門(mén)組成的和與非門(mén)組成的6進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。嘉應(yīng)學(xué)院電子信息工程系數(shù)字電子技術(shù)第五章 時(shí)序邏輯電路LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419100計(jì)數(shù)脈沖&Q30QQ21Q1100011001101001101002Q11011QQQ3010101111001011010001010（3 3）異步預(yù)置數(shù)法）異步預(yù)置數(shù)法異步預(yù)置數(shù)法適用于具有異步預(yù)置端的集成計(jì)數(shù)器。異步預(yù)置數(shù)法適用于具有異步預(yù)置端的集成