2015年信息組原試題A卷解析

1、1西北農(nóng)林科技大學(xué)本科課程考試試題（卷）2013-2014 學(xué)年第二學(xué)期計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)課程 A 卷專業(yè)班級(jí)：命題教師：審題教師：學(xué)生姓名：學(xué)號(hào)：考試成績(jī)：4. 在定點(diǎn)運(yùn)算器中，無(wú)論采用雙符號(hào)位還是單符號(hào)位，必須（ C ）來實(shí)現(xiàn)A. 有譯碼電路，用與非門B.有編碼電路，用或非門C. 有溢出判斷電路，用異或門D.有移位電路，用與或非門5.指令周期是指（C）oA . CPU 從主存取出一條指令的時(shí)間B . CPU 執(zhí)行一條指令的時(shí)間C . CPU 從主存取出一條指令加上執(zhí)行這條指令的時(shí)間D 時(shí)鐘周期時(shí)間6.設(shè)X補(bǔ) =1.X1人X3X4,當(dāng)滿足（ A ）時(shí)，X-1/2成立。A.X1必須為 1，X

2、2,X4至少有一個(gè)為 1B.X1必須為 1，X2,X4任意C.X1必須為0，X2,X4至少有一個(gè)為 1D.X1必須為0，X2,X4任意7. 從信息流的傳送效率來看，（B ）工作效率最低。8.微程序控制器中，機(jī)器指令與微指令的關(guān)系是（A ）A.每一條機(jī)器指令由一段微指令編成的微程序來解釋執(zhí)行B.每一條機(jī)器指令由一條微指令來執(zhí)行A .三總線系統(tǒng)B單總線系統(tǒng)C雙總線系統(tǒng)D.多總線系統(tǒng)、選擇題（每小題 1 分，共 15 分）得分：分1.下列數(shù)中最大的數(shù)是（B ）。A.（10010101） 2 B. （227） 82.在 CPU 中，跟蹤后繼指令地指的寄存器是（A.指令寄存器B.程序計(jì)數(shù)器3微指令存放在

3、（A ）中。C.（ 96） 16B ）。C.地址寄存器D. （ 143） 10D.狀態(tài)條件寄存器A.控制存儲(chǔ)器 B. RAMC.指令寄存器D.外存2C.一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行3D一條微指令由若干條機(jī)器指令組成9. TEC-XP 組原實(shí)驗(yàn)箱微程序控制器中微指令編碼方式為（0101，右移一位后的值為（D ）A. 0100 1010 B. 0100 1011 C. 1000 1000 D. 1100 1010 11.指令寄存器的IR 作用是（BA 保存當(dāng)前指令的地址1.若被傳送的數(shù)據(jù)為 11011011，假設(shè)采用偶校驗(yàn)技術(shù)，則校驗(yàn)位C3.在計(jì)算機(jī)系統(tǒng)中，Cache 系統(tǒng)是為了解決

4、內(nèi)存速度慢而設(shè)置,存容量不足而設(shè)置。4.在計(jì)算機(jī)內(nèi)存中，需要刷新的是 DRAM 存儲(chǔ)器，而通常由 SRAM5. 控制單元 CU 有組合邏輯和微程序兩種設(shè)計(jì)方法。通常，RISC 系統(tǒng)采用組合邏輯 設(shè)計(jì)，而 CISC 系統(tǒng)采用 微程序 設(shè)計(jì)。6. 在計(jì)算機(jī)系統(tǒng)中，CPU 對(duì)外圍設(shè)備的管理除了程序查詢方式、程序中斷方式外，還有DMA 方式、A.直接編碼B.字段直接編碼C.字段間接編碼D.混合編碼）B.保存當(dāng)前正在執(zhí)行的指令C.保存下一條指令12.某一 RAM 芯片，其容量為 （D.保存上一條指令512X8 位，包括電源和接地端，該芯片引出線的最小數(shù)目應(yīng)是13.）A. 23 B. 25 C. 50 在

5、機(jī)器數(shù)（B ）中，零的表示形式是唯一的。A .原碼B.補(bǔ)碼C .移碼D. 19反碼14.假設(shè)下列字符碼中有奇偶位校驗(yàn),A. 11001011B.但沒有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是（11010110C. 11000001）D. 1100100115. TEC- XP 組成原理實(shí)驗(yàn)箱由（AA. 4C. 4片 AM2901片 74LS181B. 4D. 4芯片構(gòu)成 16 位運(yùn)算器。片 AM2902片 74LS182、填空題 （每空 1 分，共 20 分）得分:10.補(bǔ)碼定點(diǎn)整數(shù) 10012.指令由 操作碼 和 地址碼 組成，微指令由微操作字段和下地址字段組成；程序運(yùn)行時(shí)，指令通常存儲(chǔ)在內(nèi)存儲(chǔ)器，而

6、微指令通常存儲(chǔ)在控制存儲(chǔ)器。虛擬存儲(chǔ)器是為了解決 內(nèi)構(gòu)成 Cache 存儲(chǔ)器。4通道方式和 I/O 處理機(jī) 方式。7. 海明校驗(yàn)碼，具有 _!_位糾錯(cuò)能力。8. CPU 從主存取出一條指令并執(zhí)行該指令的時(shí)間叫指令周期， 它常用若干個(gè)機(jī)器（CPU 周期來表示，而后者又包含若干個(gè)時(shí)鐘周期59.集中式總線判優(yōu)有鏈?zhǔn)讲樵儭?計(jì)數(shù)器查詢 、獨(dú)立請(qǐng)求 三種方式。三、簡(jiǎn)答題（共 20 分）得分：分1、針對(duì) TEC-XP 實(shí)驗(yàn)系統(tǒng)，回答下列問題：（1）機(jī)器字長(zhǎng)、指令字長(zhǎng)、存儲(chǔ)字長(zhǎng)、微指令字長(zhǎng)各多少位？地址線、數(shù)據(jù)線各多少位？（依次為：16,16 或 32,16,48,16,162、簡(jiǎn)述 RISC 指令系統(tǒng)的特

7、點(diǎn)。（7 分）RISC 的主要特征（1）選用使用頻度較高的一些 簡(jiǎn)單指令，復(fù)雜指令的功能由簡(jiǎn)單指令來組合（2）指令長(zhǎng)度固定、指令格式種類少、尋址方式少（3）只有 LOAD / STORE 指令訪存（4）CPU 中有多個(gè) 通用 寄存器（5）采用流水技術(shù)一個(gè)時(shí)鐘周期內(nèi)完成一條指令（6）采用組合邏輯實(shí)現(xiàn)控制器（7）采用優(yōu)化的編譯程序3、簡(jiǎn)述中斷系統(tǒng)需要解決的問題（7 分）中斷系統(tǒng)需解決的問題1.（ 1）中斷源如何向 CPU 提出請(qǐng)求？（2）中斷源同時(shí)提出請(qǐng)求怎么辦？（3） CPU 什么條件、什么時(shí)間、以什么方式響應(yīng)中斷 ？（4）如何保護(hù)現(xiàn)場(chǎng)？（5）如何尋找入口地址？（6）如何 恢復(fù)現(xiàn)場(chǎng)，如何 返回？

8、（7）處理中斷的過程中又出現(xiàn)新的中斷怎么辦？四、計(jì)算題（共 25 分）得分：分1、設(shè) X= 27X（29/32 ）, Y=25X（5/8 ）,階碼為 3 位，尾數(shù)為 5 位（均不包含符號(hào)位）補(bǔ)碼計(jì)算 X + Y，要求按照計(jì)算機(jī)中浮點(diǎn)數(shù)的運(yùn)算方法寫出詳細(xì)運(yùn)算步驟。（7 分）1）設(shè)階碼和尾數(shù)均采用雙符號(hào)位表示，則X補(bǔ)=00，111; 00.11101Y補(bǔ)=00, 101; 00.101（2 分）2）求出階差：=X階碼 + -Y階碼=00111 + 110116=00010,階差為 2,移動(dòng)尾數(shù)與 X 對(duì)齊Y =00,111;00.00101（2 分）3）求出尾數(shù)和00.11101 + 00.001

9、01 =01.00010（1 分）6 分），用變形74）規(guī)格化并判斷結(jié)果溢出因?yàn)槲矓?shù)運(yùn)算的雙符號(hào)位不同，因此,需要對(duì)結(jié)果進(jìn)行左移規(guī)格化，并將階碼加 1,則X+Y補(bǔ) =01000,00.10010 由于階碼的雙符號(hào)位不同,因此，該浮點(diǎn)運(yùn)算結(jié)果發(fā)生溢出,且是正溢出2、已知 X= + 0.01010 , Y= - 0.11001，求:補(bǔ)，2y補(bǔ)，x移，y移，x-y=? , x+y=? （8 分）x補(bǔ)=0.001012y補(bǔ)=1.01110-X補(bǔ)=1.10110-y補(bǔ)=0.11001x移=1.01010y移=0.00111x+y=?因?yàn)閤+y補(bǔ)=x補(bǔ)+y補(bǔ)=1.1001 所以 x+y=-0.0111x-

10、y=?因?yàn)閤-y補(bǔ)=x補(bǔ)+-y補(bǔ)=1.00011 溢出所以 x-y 溢出3、假設(shè)指令流水線分取指（IF ）、譯碼（ID）、執(zhí)行（EX）、回寫（WR 四個(gè)過程段，共有 10 條指 令連續(xù)進(jìn)入此流水線。（10 分）（1、若每段執(zhí)行時(shí)間均為 100 卩 s,求流水線實(shí)際吞吐率（單位時(shí)間執(zhí)行完畢的指令數(shù)）、加速比。（8 分）（2）若執(zhí)行段（EX 執(zhí)行時(shí)間為 200 卩 s,而其它三段執(zhí)行時(shí)間均為 100Q，求流水線實(shí)際吞吐率 （2 分五、分析題（共 20 分）1尹補(bǔ)，卜x補(bǔ)，卜得分:81、（6 分）設(shè)有一個(gè)具有 20 位地址和 32 位字長(zhǎng)的存儲(chǔ)器，問:（1）該存儲(chǔ)器能存儲(chǔ)多少個(gè)字節(jié)的信息？（ 2 分

11、）（2）如果用 512kX8 位的 SRAM&成，需多少片？ （ 2 分）（3）需要多少位地址作芯片選擇？（ 3 分）2、（ 14 分）若某微程序控制器控制存儲(chǔ)器容量為 128X24 位，若微指令的操作控制字段共 18 位。（1）若采用直接控制，則一條微指令最多可同時(shí)啟動(dòng)多少個(gè)微操作命令？ （2 分）（2）若采用字段直接編碼控制， 并要求一條微指令能同時(shí)啟動(dòng)3 個(gè)微操作，則微指令的操作控制字段應(yīng)分多少段？若每個(gè)字段的微操作數(shù)相同，這樣的微指令格式最多可包含多少個(gè)微操作命令？ （4分）（3）此微程序控制器中微指令字長(zhǎng)是多少位？由哪些字段組成，各多少位？CMAF 多少位？CMDR多少位？（

12、 8 分）西北農(nóng)林科技大學(xué)本科課程考試 參考答案與評(píng)分標(biāo)準(zhǔn)考試課程：構(gòu)（乙）試卷類型：計(jì)算機(jī)組成與系統(tǒng)結(jié)學(xué)年學(xué)期：20132014 學(xué)年第 2學(xué)期A考試時(shí)間：2014 年 7 月 10 日專業(yè)年級(jí)： 12 計(jì)算機(jī)科學(xué)與技術(shù)滿分 100 分。9一、選擇題（每小題 1 分，共 15 分）1. B2 . B3 . A4 . C5 .C 6 .C7 . B8、A9. B10.D11.B12.D13.B,C14.D15.A評(píng)分標(biāo)準(zhǔn)：每小題答對(duì) 1 分，共 15 小題 15 分。13 小題 B 和 C 單選、雙選都正確二、填空題（每空 1 分，共 20 分） 參考答案：1、02、操作碼、地址碼、微操作字段

13、、下地址字段、內(nèi)、控制（按順序回答）3、內(nèi)存速度慢、內(nèi)存容量不足4、動(dòng)態(tài)（DRA）動(dòng)態(tài)（SRAM5、組合邏輯、微程序（按順序回答）6、DMA 通道、I/O 處理機(jī)7、18、機(jī)器（CPU9、計(jì)數(shù)器查詢、獨(dú)立請(qǐng)求評(píng)分標(biāo)準(zhǔn)：每空回答正確 1 分，共 20 空 20 分。意思回答正確也算對(duì)。三、簡(jiǎn)答題（20 分1、（ 6 分）參考答案：（1）（ 6 分）參考答案：依次為：16,16 或 32,16,48,16,16評(píng)分標(biāo)準(zhǔn)：沒項(xiàng)回答正確 1 分，共 6 分。指令字長(zhǎng)必須回答 16 和 32。2、（ 7 分）參考答案：RISC 的主要特征（1）選用使用頻度較高的一些 簡(jiǎn)單指令，復(fù)雜指令的功能由簡(jiǎn)單指令來

14、組合（2）指令長(zhǎng)度固定、指令格式種類少、尋址方式少（3）只有 LOAD / STORE 指令訪存（4）CPU 中有多個(gè) 通用 寄存器（5）采用流水技術(shù)一個(gè)時(shí)鐘周期內(nèi)完成一條指令（6）采用組合邏輯實(shí)現(xiàn)控制器（7）采用優(yōu)化的編譯程序評(píng)分標(biāo)準(zhǔn)：7 個(gè)要點(diǎn)，每個(gè)回答正確 1 分共 7 分。意思正確算對(duì)。3、（7 分）參考答案：中斷系統(tǒng)需解決的問題2.（1）中斷源 如何 向 CPU 提出請(qǐng)求？（2）中斷源同時(shí)提出請(qǐng)求怎么辦？（3） CPU 什么條件、什么時(shí)間、以什么方式響應(yīng)中斷 ？（4）如何保護(hù)現(xiàn)場(chǎng)？（5）如何尋找入口地址？（6）如何 恢復(fù)現(xiàn)場(chǎng)，如何 返回？（7）處理中斷的過程中又出現(xiàn)新的中斷怎么辦？評(píng)

15、分標(biāo)準(zhǔn)：7 個(gè)要點(diǎn)，每個(gè)回答正確 1 分共 7 分。意思正確算對(duì)。四、計(jì)算題（共 25 分）1、（7 分）參考答案要點(diǎn)：101） 設(shè)階碼和尾數(shù)均采用雙符號(hào)位表示，則X補(bǔ)=00, 111; 00.11101Y補(bǔ)=00, 101; 00.101（2 分）2）求出階差：=X階碼 + -Y階碼=00111 +11011=00010,階差為 2,移動(dòng)丫的尾數(shù)與 X對(duì)齊Y =00,111;00.00101（2 分）3）求出尾數(shù)和 00.11101+ 00.00101= 01.00010（1 分）4）規(guī)格化并判斷結(jié)果溢出：因?yàn)槲矓?shù)運(yùn)算的雙符號(hào)位不同，因此，需要對(duì)結(jié)果進(jìn)行左移規(guī)格化，并將階碼加 1,則11X+

16、Y補(bǔ)=01000,00.10010 由于階碼的雙符號(hào)位不同（2 分）評(píng)分標(biāo)準(zhǔn)：按步驟給分。部分正確根據(jù)情況一半分。2、（ 8 分）參考答案：1x補(bǔ)=0.001012y2-X補(bǔ)=1.10110-yx移=1.01010yx+y=?因?yàn)閤+y補(bǔ)=x補(bǔ)+y補(bǔ)=1.1001所以 x+y=-0.0111x-y=?因?yàn)閤-y補(bǔ)=x補(bǔ)+-y補(bǔ)=1.00011溢出所以 x-y 溢出評(píng)分標(biāo)準(zhǔn)：每項(xiàng)答案正確 1 分，8 項(xiàng)，共 8 分。2、（10 分）參考答案：（1）（ 8 分）吞吐率=10/（100X13）=0.77X107條指令 / 秒（4 分）加速比=（10X4） /（4+（10-1）=40/13=3.08（

17、4分）評(píng)分標(biāo)準(zhǔn)：每項(xiàng) 4 分，2 項(xiàng)共 8 分。公式正確但結(jié)果不對(duì)給 2 分。（2）（ 2 分）吞吐率=10/（500+（10-1）X200）=1/230X107條指令 / 秒評(píng)分標(biāo)準(zhǔn)：公式或答案正確都算對(duì)，公式對(duì)數(shù)據(jù)有錯(cuò)給1 分。五、分析題（共 20 分）1、（ 6 分）參考答案：4MB 或 4M 字節(jié)（2 分）8 片（2 分）1 位（2 分）評(píng)分標(biāo)準(zhǔn)：每項(xiàng)回答正確 2 分，3 項(xiàng)共 6 分。2、（14 分）參考答案：（1） 18（2 分）（2）3 段，192（4 分）（3） 24 位，由微操作字段（18 位）和下地址字段（6 位）組成，CMA 為 6 位（或 7 位，CMD 為 24 位。

18、（8 分）評(píng)分標(biāo)準(zhǔn)：以上每項(xiàng)正確得 2 分，7 項(xiàng)共 14 分。西北農(nóng)林科技大學(xué)本科課程考試試題（卷）2014-2015 學(xué)年第二學(xué)期計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)（甲）課程 A 卷專業(yè)班級(jí):,因此，該浮點(diǎn)運(yùn)算結(jié)果發(fā)生溢出且是正溢出12學(xué)生姓名:、選擇題（每小題 2 分，共 20 分）得分：分1. CPU 響應(yīng)中斷的時(shí)間是（）。A.當(dāng)前總線空閑B.當(dāng)前指令已經(jīng)從內(nèi)存取出C.當(dāng)前訪問內(nèi)存結(jié)束D.當(dāng)前指令執(zhí)行結(jié)束2.某一 SRAM 芯片，其容量為 512X 8 位，包括電源和接地端各一根，貝 U 該芯片引出線的最小數(shù)目應(yīng)是（）。A. 23 B. 28 C. 17 D. 193. 運(yùn)算器由許多部件組成，其核心

19、部件是（）。A.標(biāo)志位形成部件B算術(shù)邏輯運(yùn)算單元C.多路選擇器D.累加寄存器4.中斷系統(tǒng)中設(shè)置中斷排隊(duì)判優(yōu)電路的目的是（）。A. 產(chǎn)生中斷源編碼B. 提高中斷響應(yīng)速度C. 從同時(shí)提出的中斷請(qǐng)求中，優(yōu)先響應(yīng)級(jí)別最高中斷D. 使 CPU 能方便地轉(zhuǎn)入中斷服務(wù)子程序5.計(jì)算機(jī)中，能對(duì)指令進(jìn)行譯碼的器件是（）。A.存儲(chǔ)器 B. ALUC.運(yùn)算器 D.控制器6. 計(jì)算機(jī)中在主存儲(chǔ)器和 CPU 之間增加 Cache 的目的是（）。A. 解決 CPL 和主存之間的速度匹配問題B. 擴(kuò)大主存儲(chǔ)器的容量C. 為了減少 CPU 中寄存器的數(shù)目D. 為了增大 CPI 中通用寄存器的位數(shù)7. 組原實(shí)驗(yàn)箱 TEC-XP

20、 中程序計(jì)數(shù)器 PC 是（） 寄存器。A. R3 B. R4C. R5D. R68.存儲(chǔ)器在計(jì)算機(jī)中的主要作用是（）。A.只存放程序B.只存放數(shù)據(jù)C.存放程序和數(shù)據(jù)D.只存放指令代碼9.指令尋址方式中執(zhí)行速度最快的是（）。A.直接尋址 B.間接尋址 C.立即尋址 D.隱含尋址10.漢明碼編碼中若數(shù)據(jù)位是 5 位則需要增加（ ） 位檢測(cè)位。A. 2B.3 C. 4 D. 5命題教師:學(xué)號(hào)：審題教師:考試成績(jī):13、填空題（每空 1 分，共 30 分）得分：分1._ 計(jì)算機(jī)總線是按照傳送信息分為 _ 線、 線、 和_線。2._有一 64KX8 的 SRAM 靜態(tài)存儲(chǔ)器芯片，其數(shù)據(jù)線有 _ 根，地址

21、線有_ 根？而16KX1 的 DRAM 動(dòng)態(tài)存儲(chǔ)器芯片，其地址線有 _根？3總線判優(yōu)控制的集中優(yōu)先權(quán)仲裁方法有：鏈?zhǔn)讲樵儭?_查詢和_ 三種。其中，仲裁速度最快的是 _o4.在計(jì)算機(jī)內(nèi)存中，需要刷新的存儲(chǔ)器是 _ 存儲(chǔ)器，其刷新間隔為mso刷新方式有_刷新、_ 刷新、_ 和_刷新三種。用于構(gòu)成 Cache的是_存儲(chǔ)器。5._ 總線通訊控制通常有_通訊、通訊、通訊、 分離式通訊四種方式。6.計(jì)算機(jī)程序中機(jī)器語(yǔ)言程序存放在 _存儲(chǔ)器中，而微程序存放在 _ 存儲(chǔ)器。7.教學(xué)實(shí)驗(yàn)計(jì)算機(jī) TEC-XP 中程序計(jì)數(shù)器 PC 是由 AM2901 中_寄存器構(gòu)成。其機(jī)器字長(zhǎng)為位，指令字長(zhǎng)為 _位，存儲(chǔ)字長(zhǎng)為_

22、 位。微程序控制器中的微指令字長(zhǎng)為 _位，其中，微操作控制字段 _ 位，下地址字段_ 位。由芯片_ 產(chǎn)生下條要執(zhí)行的微指令在控存中的地址。8.計(jì)算機(jī)控制器有組合邏輯和微程序兩種設(shè)計(jì)方法。精簡(jiǎn)指令系統(tǒng)RISC 對(duì)應(yīng)控制器采用設(shè)計(jì)，復(fù)雜指令系統(tǒng) CISC 采用_設(shè)計(jì)。三、計(jì)算題（共 15 分）得分：分1、（ 11 分）設(shè)浮點(diǎn)數(shù)格式為：階碼 4 位（含 1 位階符）、尾數(shù) 9 位（含 1 位數(shù)符），計(jì)算 14.75 -2.4375o142、（4 分）假設(shè)指令流水線分：取指（FI）、指令譯碼（DI）、計(jì)算操作數(shù)地址（CO、取操作數(shù)（FO、 執(zhí)行指令（EI）、寫操作數(shù)（WO 共 6 個(gè)過程段，共有 8

23、條指令連續(xù)輸入此流水線。（2 分）（1）假設(shè)時(shí)鐘周期為 100ns,求流水線實(shí)際吞吐率。（2 分）（2）求該流水線處理器加速比四、簡(jiǎn)答題（共 15 分）1、（ 8 分）簡(jiǎn)述提高存儲(chǔ)器速度的措施2、（7 分）簡(jiǎn)述提高 Cache 系統(tǒng)命中率的方法。五、設(shè)計(jì)題（共 20 分）1.（10 分）假設(shè)主存容量為 256K 字，Cache 容量為 2K 字，塊長(zhǎng)為 4得分：分得分：分15（2 分）（1）設(shè)計(jì) Cache 地址格式，Cache 中可裝入多少塊數(shù)據(jù)？（3 分）（2）在直接映射方式下，設(shè)計(jì)主存的地址格式（3 分）（3）在四路組相聯(lián)映射方式下，設(shè)計(jì)主存地址格式（2 分）（4）在全相聯(lián)映射方式下，設(shè)

24、計(jì)主存的地址格式2、（ 10 分）某計(jì)算機(jī)共有 32 個(gè)微操作控制信號(hào)，構(gòu)成 4 個(gè)相斥類的微命令組，各組分別包含 9、5、3、15 個(gè)微命令。已知可判定的外部條件有 2 個(gè)，微指令字長(zhǎng) 24 位。（4 分）（1）按水平型微指令格式設(shè)計(jì)微指令，要求微指令下地址字段直接給出后續(xù)微指令地址。（2 分）（2）指出控制存儲(chǔ)器的容量（4 分）（3）此控制器中 CMA 位數(shù)是多少？ CMD 的位數(shù)是多少?16西北農(nóng)林科技大學(xué)本科課程考試試卷20072008 學(xué)年第丄學(xué)期計(jì)算機(jī)組成原理課程階段考試試卷專業(yè)年級(jí)： _命題教師： 田晶 審題教師： _考生姓名：_ 學(xué) 號(hào)：_ 成 績(jī)：_題目-一一_ 二_四五總分

25、得分2025102520100閱卷人一、選擇題（從下列各題四個(gè)備選答案中選出一個(gè)正確答案，并將其代號(hào)寫到題目對(duì)應(yīng)的位置。答案錯(cuò)選或未選者，該題不得分。每題 2 分，共 20 分）1、完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括_ D 。A 運(yùn)算器、存儲(chǔ)器、控制器 B.主機(jī)、I/O 設(shè)備C.主機(jī)和實(shí)用程序D配套的硬件設(shè)備和軟件系統(tǒng)2、計(jì)算機(jī)總線中的數(shù)據(jù)總線的功能是_ D.A.在 CPL 同存儲(chǔ)器間傳送數(shù)據(jù)B. 在 CPU 和 I/O 接口之間傳送數(shù)據(jù)C. 在 CPL 同存儲(chǔ)器、I/O 設(shè)備間傳送數(shù)據(jù)D. 在 CPL 同存儲(chǔ)器、I/O 接口間傳送數(shù)據(jù)3、最早提出電子計(jì)算機(jī)的“存儲(chǔ)程序”核心思想的是 _B_。A.巴貝奇B

26、.馮.諾依曼C.帕斯卡D.貝爾4、 至今為止，計(jì)算機(jī)中所有信息仍以二進(jìn)制方式表示的理由是 _ C。A .節(jié)約元件B.運(yùn)算速度快C物理器件性能所致D.信息處理方便5、 用于指定待執(zhí)行指令所在地址的是_ C_ 。A .指令寄存器 B.數(shù)據(jù)計(jì)數(shù)器C程序計(jì)數(shù)器 D.累加器6、 _C_可區(qū)分存儲(chǔ)單元中存放的是指令還是數(shù)據(jù)。A .存儲(chǔ)器B.運(yùn)算器C.控制器D .用戶7、 在 CPU 中，跟蹤指令后繼地址的寄存器是C0A . MARB. IRC . PCD. MDR8 三種集中式總線控制中，A.方式對(duì)電路最敏感?A .鏈?zhǔn)讲樵傿.計(jì)數(shù)器定時(shí)查詢C .獨(dú)立請(qǐng)求9、某計(jì)算機(jī)系統(tǒng)中，內(nèi)存的首地址為 0000H 其

27、末地址為 07FFFH 則存儲(chǔ)器的容量為_CA . 8KBB. 16KBC. 32KBD. 64KB1710、在各種異步通信方式中，C速度最快。A 全互鎖B 半互鎖C 不互鎖二、填空題（每空 1 分，共 25 分）1、計(jì)算機(jī)系統(tǒng)的總線按傳送信息不同，可分為 _地址總線_、_數(shù)據(jù)總線_和控制總線 三種。2、總線上的主摸塊是指對(duì)總線有控制權(quán)的模塊_，從模塊是指 被主模塊訪問的模塊_。3、64KX8 的 SRAM!態(tài)存儲(chǔ)器芯片，其數(shù)據(jù)線有 _根，地址線有_根？ 16KX1 的 DRAM 動(dòng)態(tài)存儲(chǔ)器芯片，其地址線有 _7_根?4、總線的判優(yōu)控制可分為_集中一式和 分散二式。5、每個(gè)總線部件一般都配有三

28、態(tài)門電路，以避免總線訪問沖突，當(dāng)某個(gè)部件不占用總線時(shí),由該電路禁止向總線輸出信息。6、同步通訊控制主要特點(diǎn)是通訊雙方由統(tǒng)一時(shí)鐘控制數(shù)的傳輸，一般用于_總線長(zhǎng)度較短、總線上各部件存取時(shí)間較一致的場(chǎng)合；異步通訊控制主要特點(diǎn)是 無(wú)統(tǒng)一時(shí)鐘，采用應(yīng)答方式通訊_，一般用于一總 線上各部件速度差異較大的場(chǎng)合。7、計(jì)算機(jī)將存儲(chǔ)、ALU 和控制三部分合稱主機(jī)_，再加上_1/0 設(shè)備_和 外存構(gòu)成了計(jì)算機(jī)硬件系 統(tǒng)。&海明碼是一種具有 1 位糾 錯(cuò)能力的校驗(yàn)碼,要檢測(cè) 5 位二進(jìn)制數(shù)，至少需增加 4 位檢測(cè)位？ 9、“ Caches主存”存儲(chǔ)系統(tǒng)是基于 程序、數(shù)據(jù)存儲(chǔ)局部性 原因而設(shè)計(jì)出的一種計(jì)算機(jī)存儲(chǔ)

29、系統(tǒng)結(jié) 構(gòu)，是為了解決 CPU和主存之間 速度 不匹配而采用的一種重要的硬件技術(shù)。10、DRAK 是一種 動(dòng)態(tài)可讀可寫存儲(chǔ)器，靠 電容儲(chǔ)存電荷_儲(chǔ)存信息，因此，需要 定期刷新_。三、計(jì)算題（10 分）1、（4 分）在一個(gè) 16 位的總線系統(tǒng)中，若時(shí)鐘頻率為 5MHZ 總線傳輸周期為 5 個(gè)時(shí)鐘周期， 每一個(gè)總線傳輸周期可傳送 1 個(gè)字，試計(jì)算總線的數(shù)據(jù)傳輸率。解：時(shí)鐘周期=1/5MH=0.2 卩 s總線傳輸周期=5X時(shí)鐘周期=1 卩 s總線的數(shù)據(jù)傳輸率=16b/1 卩 s=16x106bps=2x106Bps2、（6 分）按配偶原則配置，寫出 1101 對(duì)應(yīng)的海明碼；若接收到海明碼是 1100

30、100,檢查上述代碼是否 有錯(cuò)？第幾位有錯(cuò)？解：1101 對(duì)應(yīng)的海明碼=10101101;若接收到海明碼是 1100100,因?yàn)橼?卩2只=110,所以接收到的海明碼 1100100 有錯(cuò)，第 6 位有錯(cuò)。四、論述題（25 分）1.（15 分）簡(jiǎn)述 Cache 工作原理，影響 Cache 命中率因素有哪些？如何提高命中率？答：Cache 工作原理：根據(jù)“程序、數(shù)據(jù)存儲(chǔ)局部性”原理，為了在不增加大的價(jià)格基礎(chǔ)上提高訪存的速度，通過在 CPU 和主存間增加小容量的 Cache 存儲(chǔ)器（最佳比例 1: 128）,將 CPU 即將要執(zhí) 行的程序及數(shù)據(jù)從內(nèi)存調(diào)入 Cache 存儲(chǔ)器中，只要在程序執(zhí)行過程中

31、調(diào)用算法合理，就可以使得CPU 要訪問的程序和數(shù)據(jù)在 Cache 中有較高的命中率（通常可達(dá)到 90%以上命中率），由于 Cache 的速度要遠(yuǎn)遠(yuǎn) 高于主存的存取速度（2 倍），這樣就達(dá)到了不增加大的價(jià)格達(dá)到提高了 CPU 訪存的速度的目的，使得系 統(tǒng)具有B18較高的性能價(jià)格比。影響命中率的因素：Cache 容量，主存、Cache 分塊的大小，程序的結(jié)構(gòu)，主存與 Cache 的替換策略等。 提高命中率的方法：1增大 Cache 容量和 Cache 分塊的大??；2選用先進(jìn)、合理的替換算法；3注意程序的結(jié)構(gòu)（盡量少用跳轉(zhuǎn)）。2. （ 5 分）簡(jiǎn)要論述提高存儲(chǔ)器速度的措施。1采用快速存儲(chǔ)器件；2采用

32、多級(jí)存儲(chǔ)結(jié)構(gòu)（如“主存-Cache ”存儲(chǔ)結(jié)構(gòu)等）;3調(diào)整主存結(jié)構(gòu)（如采用單體多字系統(tǒng)、多體并行系統(tǒng)等）。3. （ 5 分）解釋下列名詞：機(jī)器字長(zhǎng)、指令字長(zhǎng)、存儲(chǔ)器字長(zhǎng)、系統(tǒng)總線、MIPS答：機(jī)器字長(zhǎng)：CPU次處理的數(shù)據(jù)位數(shù)，通常與 CPU 的寄存器位數(shù)有關(guān)。指令字長(zhǎng)：是機(jī)器指令中二進(jìn)制代碼的位數(shù)。存儲(chǔ)器字長(zhǎng)：指存儲(chǔ)單元中存放二進(jìn)制代碼的總位數(shù)。三者可相等，也可不相等，與不同機(jī)器有關(guān)。系統(tǒng)總線：指 CPU 主存、I/O 設(shè)備（通過 I/O 接口）各大部件之間的信息傳輸線。MIPS CPU 每秒執(zhí)行百萬(wàn)條指令數(shù)。五、設(shè)計(jì)題（根據(jù)題目所要求的功能，在題目對(duì)應(yīng)的位置答題。本題共 20）用 16KX1

33、 位的 DRAMS 片構(gòu)成 64KX8 位的存儲(chǔ)器，要求： （ 5 分）要多少 DRAM5 片？購(gòu)（10 分）器組成的邏輯電路圖3（5 分）設(shè)存儲(chǔ)器讀、寫周期均為 0.5 卩 s, CPU 在 1 卩 s 內(nèi)至少訪問 1 次。試問采用哪種刷新方式比較 合理？?jī)纱嗡⑿碌淖畲髸r(shí)間間隔是多少？對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間是多少？ 解：字位同時(shí)擴(kuò)展，需要的 DRAMS片片數(shù)=（64KX8） / （16KX1） =32 片字位同時(shí)擴(kuò)展，將 32 片 DRAM5 片分成 4 組（組間字?jǐn)U展），每組 8 片（組內(nèi)位擴(kuò)展），每片 DRAM5 片地址線 7 根，分別送入 7 位行地址和 7 位列地址

34、，故存儲(chǔ)器芯片需連到系統(tǒng)總線的 14 根地址線（A3A）， 而片間要通過 2： 4 譯碼器實(shí)現(xiàn)字?jǐn)U展，譯碼器的 2 輸入端連到地址線的高位地址 A5、A14。譯碼器的 4 個(gè)輸線端分別連接到 4 組存儲(chǔ)器芯片的片選端 CS 艄。數(shù)據(jù)線 8 根，組內(nèi) 8 片 DRAMS 片的數(shù)據(jù)線分別連 接到D D0上。每片的讀寫信號(hào)線并接到系統(tǒng)總線的讀寫控制線上。電路圖略。根據(jù)題意，采用分散式刷新比較合適。由于 16KX1DRAM5 片內(nèi)部采用 128X128 存儲(chǔ)元矩陣，而 DRAMM 新才用行刷新方法，刷新時(shí)間間隔為2ms,故刷新周期=2ms/128 行=15.6 卩 s,刷新時(shí)間為 15 卩 s。西北農(nóng)

35、林科技大學(xué)本科課程考試試題（卷）E192014-2015 學(xué)年第二學(xué)期計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)（乙）課程 A 卷專業(yè)班級(jí)：命題教師：審題教師：學(xué)生姓名：學(xué)號(hào)：考試成績(jī):一、選擇題（每小題 1 分，共 10 分）得分：分1.補(bǔ)碼定點(diǎn)整數(shù) 1001 0101，右移一位后的值為（）。A. 0100 1010 B. 0100 1011 C. 1000 1000D. 1100 10102.某一 SRAM 芯片，其容量為 1KX16 位，包括電源和接地端各一根，則該芯片引出線的最小數(shù)目應(yīng)是（ ）。A. 23 B. 28 C. 17 D. 193.運(yùn)算器由許多部件組成，其核心部件是（）。A.標(biāo)志位形成部件B.算

36、術(shù)邏輯單元C.多路選擇器D.累加寄存器4.組原實(shí)驗(yàn)箱 TEC-XP 中控制信號(hào)有（）個(gè)。A. 16B. 24C. 32D. 485.計(jì)算機(jī)中，能對(duì)指令進(jìn)行譯碼的器件是（）。A.存儲(chǔ)器 B. ALUC.運(yùn)算器 D.控制器6.指令周期是指（）oA. CPU 從主存取出一條指令的時(shí)間B. CPU 執(zhí)行一條指令的時(shí)間C . CPU 從主存取出一條指令加上執(zhí)行這條指令的時(shí)間D.時(shí)鐘周期時(shí)間7.組原實(shí)驗(yàn)箱 TEC-XP 中程序計(jì)數(shù)器 PC 是（） 寄存器。A. R3 B. R4C. R5D. R68.下列數(shù)中最大的數(shù)是（）。A. （10010101）2B. （227）8C. （96）16D. （143）1

37、09.指令尋址方式中執(zhí)行速度最慢的是（）。A.直接尋址 B.間接尋址 C.立即尋址 D.隱含尋址10.漢明碼編碼中若數(shù)據(jù)位是 5 位則需要增加（）位檢測(cè)位。A. 2B. 3 C. 4 D. 5二、填空題（每空 1 分，共 33 分） 得分：分1.四位二進(jìn)制數(shù) 1100 對(duì)應(yīng)的漢明碼為 _ ;若接收到的漢明碼為 1100000（按偶性配置），則其對(duì)應(yīng)的欲傳送代碼為_ 。2.有一 64KX16 的 SRAM 靜態(tài)存儲(chǔ)器芯片，其數(shù)據(jù)線有 _ 根，地址線有_ 根？而 16K20X1 的 DRAM 動(dòng)態(tài)存儲(chǔ)器芯片，其地址線有 _ 根？3總線判優(yōu)控制的集中優(yōu)先權(quán)仲裁方法有： _ 、計(jì)數(shù)器方式查詢和 _三種

38、。其中，對(duì)電路故障比較敏感的是_。4. 在計(jì)算機(jī)中，用于構(gòu)成 Cache 的是_ 存儲(chǔ)器。需要刷新的存儲(chǔ)器是 _存儲(chǔ)器，其刷新間隔為 ms ，刷新方式有 _刷新、_ 刷新、和_ 刷新三種。5. 在計(jì)算機(jī)多級(jí)時(shí)序系統(tǒng)中，指令周期通常由 _ 周期組成，而此周期又由若干個(gè) _周期組成。6. 計(jì)算機(jī)程序中機(jī)器語(yǔ)言程序存放在 _存儲(chǔ)器中，而微程序存放在 _ 存儲(chǔ)器。教學(xué)實(shí)驗(yàn)計(jì)算機(jī) TEC - XP 的內(nèi)存儲(chǔ)器的存儲(chǔ)字長(zhǎng) _ 位，而控制存儲(chǔ)器的存儲(chǔ)字長(zhǎng) _位。7. 教學(xué)實(shí)驗(yàn)計(jì)算機(jī) TEC-XP 機(jī)器指令字長(zhǎng)為 _ 位，其微程序控制器中微指令字長(zhǎng)為 _ 位，其中，微操作控制字段 _位，下地址字段 _ 位。在

39、微程序控制器中由芯片 _ 產(chǎn)生下條要執(zhí)行的微指令在控制存儲(chǔ)器中的地址。8. 計(jì)算機(jī)指令系統(tǒng)的發(fā)展模式有 RISC 和 CISC 兩種。其中，指令執(zhí)行速度最快，且能在一個(gè)時(shí)鐘周期完成執(zhí)行的是屬于 _指令系統(tǒng)。若計(jì)算機(jī)考慮軟件向上兼容，則應(yīng)采用 _ 指令系統(tǒng)模式；為了簡(jiǎn)化控制器的設(shè)計(jì)，提高指令執(zhí)行速度，則應(yīng)采用 _ 指令系統(tǒng)模式。在這兩種模式中，RISC指令模式的計(jì)算機(jī)控制器一般采用 _設(shè)計(jì)，而 CISC 指令模式控制器則通常采用 _ 設(shè)計(jì)。9.設(shè)機(jī)器 A的主頻為 8MHz 機(jī)器周期含 4 個(gè)時(shí)鐘周期，且該機(jī)的平均指令執(zhí)行速度是0.4MIPS，則該計(jì)算機(jī)的平均指令周期 _，機(jī)器周期_ ，且每個(gè)指令

40、周期 _ 個(gè)機(jī)器周期。三、計(jì)算題（共 17 分）得分：分1、（ 11 分） 設(shè)浮點(diǎn)數(shù)格式為： 階碼 4 位 （含 1 位階符） 、 尾數(shù) 9 位 （含 1 位數(shù)符） ， 用補(bǔ)碼計(jì)算 14.75 - 2.4375。2、（6 分）假設(shè)指令流水線分：取指（FI）、指令譯碼（DI）、計(jì)算操作數(shù)地址（CO、取操作數(shù)（FO、 執(zhí)行指令（EI）、寫操作數(shù)（WO 共 6 個(gè)過程段，共有 9 條指令連續(xù)輸入此流水線。（2 分）（1）假設(shè)時(shí)鐘周期為 100ns,求流水線實(shí)際吞吐率。（2 分）（2）求該流水線處理器加速比（2 分）（3）求該流水線效率四、簡(jiǎn)答題（共 10 分）得分:1、（10 分）簡(jiǎn)述計(jì)算機(jī)中斷系統(tǒng)

41、需要解決哪些問題，以及如何解決？21五、設(shè)計(jì)題（共 30 分）得分：分1.（ 14 分）某計(jì)算機(jī)共有 32 個(gè)微操作控制信號(hào)，構(gòu)成 4 個(gè)相斥類的微命令組，各組分別包含 9、5、3、 15個(gè)微命令。已知可判定的外部條件有 2 個(gè)，微指令字長(zhǎng) 24 位。（8 分）（1）按水平型微指令格式（字段編碼方式）設(shè)計(jì)微指令，要求微指令下地址字段直接給出后續(xù)微 指令地址。（2 分）（2）指出控制存儲(chǔ)器的容量（4 分）（3）此控制器中 CMA 位數(shù)是多少？ CMD 的位數(shù)是多少?2.（ 16 分）設(shè)有一個(gè)具有 14 位地址和 16 位字長(zhǎng)的存儲(chǔ)器，試問:（2 分）（1）該存儲(chǔ)器容量是多少？（6 分）（2）若該

42、存儲(chǔ)器用 2KX 8 位的 SRAM 芯片組成，貝 U 需要多少片？如何擴(kuò)展?22（8 分）（3）若采用 138 譯碼器進(jìn)行譯碼，指出每組存儲(chǔ)芯片的地址范圍（16 進(jìn)制）西北農(nóng)林科技大學(xué)本科課程考試試題（卷）2014-2015 學(xué)年第二學(xué)期計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)（乙）課程 B 卷專業(yè)班級(jí)：命題教師：審題教師：學(xué)生姓名：學(xué)號(hào)：考試成績(jī)：一、選擇題（每小題 2 分，共 20 分）得分：分1. 控制器的功能是（）OA. 產(chǎn)生時(shí)序信號(hào)B. 從主存取出一條指令C. 完成指令操作碼譯碼D. 從主存取出一條指令，完成指令操作碼譯碼，產(chǎn)生有關(guān)的控制信號(hào)2. 下列數(shù)中最小的數(shù)是（）OA. （101001）2B.

43、（52）8C.（2B）16D. （85）103. 某一 SRAM 芯片，其容量為 512X8 位，包括電源和接地端各一根，則該芯片引出線的最小數(shù)目應(yīng)是（）OA. 23 B. 28 C. 27 D. 194. 中斷系統(tǒng)中設(shè)置中斷排隊(duì)判優(yōu)電路的目的是（）OA. 產(chǎn)生中斷源編碼B. 提高中斷響應(yīng)速度C. 使同時(shí)提出的中斷請(qǐng)求中，優(yōu)先響應(yīng)級(jí)別最高中斷D. 使 CPU 能方便地轉(zhuǎn)入中斷服務(wù)子程序5. 計(jì)算機(jī)中，能對(duì)指令進(jìn)行譯碼的器件是（）OA.存儲(chǔ)器 B. ALU C.運(yùn)算器 D.控制器6.組原實(shí)驗(yàn)箱 TEC-XP 旨令字長(zhǎng)是（）位A . 8 B . 16 C . 32 D . 16/327.組原實(shí)驗(yàn)箱

44、 TEC-XP 中控制信號(hào)有（）個(gè)。A. 16 B. 24C. 32D. 488.在各種異步通信方式中，（）速度最快。A.全互鎖 B.半互鎖 C. 不互鎖 D. 速度均相等9.指令尋址方式中執(zhí)行速度最慢的是（）A.直接尋址 B.間接尋址 C.立即尋址D.隱含尋址2310.漢明碼編碼中若數(shù)據(jù)位是 4 位則需要增加（）位檢測(cè)位。A. 2B. 3 C. 4 D. 5二、填空題（每空 1 分，共 30 分）得分：分1.計(jì)算機(jī)存儲(chǔ)器中，需要刷新的是 _ 存儲(chǔ)器，刷新時(shí)間間隔必須小于_ms,刷新方式有_、_ 、3種刷新方式。2.計(jì)算機(jī)中的機(jī)器指令由 _ 碼和_ 字段組成，而微指令則由 _ 字段和字段組成。

45、教學(xué)實(shí)驗(yàn)計(jì)算機(jī)TEC-XP 的指令字長(zhǎng)為 _位，其微程序控制器中的微指令字長(zhǎng)為位，由_（芯片）產(chǎn)生下條要執(zhí)行的微指令在控存中的地址。3.計(jì)算機(jī)控制器有組合邏輯和微程序兩種設(shè)計(jì)方法。精簡(jiǎn)指令系統(tǒng) RISC 對(duì)應(yīng)控制器采用設(shè)計(jì)，復(fù)雜指令系統(tǒng) CISC 控制器采用_ 設(shè)計(jì)。4.在計(jì)算機(jī)內(nèi)存中 RAM 存儲(chǔ)器由 DRAM 和 SRAI 組成，其中速度最快的是 _ 存儲(chǔ)器，需要刷新的是存儲(chǔ)器，而通常由 _構(gòu)成 Cache 存儲(chǔ)器，由_存儲(chǔ)器構(gòu)成計(jì)算機(jī)主存儲(chǔ)器。5.外設(shè)的 I/O 控制方式主要有：程序控制 I/O 方式、I/O 方式、I/O 方式。6.計(jì)算機(jī)指令周期通常由：取指周期、 _ 周期、_周期、_

46、 周期組成。在計(jì)算機(jī)多級(jí)時(shí)序系統(tǒng)中，一個(gè)指令周期由若干個(gè)機(jī)器周期組成，而每個(gè)機(jī)器周 期又由若干個(gè)_ 周期組成。7.二進(jìn)制數(shù) 1001 需要增加_ 位校驗(yàn)位？其按配偶原則配置的漢明碼為 _ 。若接收到的漢明碼（按配偶原則）為 1100000,則其對(duì)應(yīng)的欲傳送的代碼為 _。8.集中式總線判優(yōu)有 _ 、_、_ 三種方式。三、計(jì)算題（共 16 分）得分:1、（10 分）已知 X= + 0.01010，丫= - 0.11001，求：2x補(bǔ)，-x補(bǔ)，卜 y補(bǔ)，2y補(bǔ)，x移, y移，x-y=?，x+y=?242、（6 分）CPU 執(zhí)行一段程序時(shí)，Cache 完成存取的次數(shù)為 1900 次，主存完成存取的次數(shù)

47、為 100 次，已知 Cache 存取周期為 50ns,主存存取周期為 250ns.求：（2 分）（1）Cache 命中率。（2 分）（2） Cache/主存系統(tǒng)的效率（2 分）（3）Cache 系統(tǒng)平均訪問時(shí)間四、簡(jiǎn)答題（共 14 分）得分：分（14 分）1、簡(jiǎn)述影響流水線性能的因素（相關(guān)）及解決方法。五、設(shè)計(jì)題（共 20 分）得分：分1.（ 10 分）某微程序控制器中，采用水平型直接控制（編碼）方式的微指令格式，后續(xù)微指令地址由微指令下地址字段給出。 已知共有 32 個(gè)微命令， 6 個(gè)互斥的可判定的外部條件， 控制存儲(chǔ)器的容量為 512X44位。要求：25（6 分）（1）設(shè)計(jì)其微指令格式，

48、并指出其長(zhǎng)度（4 分）（2）指出此控制器中 CMARCMD 的位數(shù)。2.（ 10 分）某機(jī)主存容量為4MX16 位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備 65 種操作 操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、變址五種尋址方式。（6 分）（1）設(shè)計(jì)一地址指令格式并指出各字段的作用。（2 分）（2）該指令直接尋址的最大范圍（十進(jìn)制表示）（2 分）（3） 次間址的尋址范圍（十進(jìn)制表示） 西北農(nóng)林科技大學(xué)本科課程考試試題（卷）2014-2015 學(xué)年第二學(xué)期計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)（乙）課程 A 卷專業(yè)班級(jí)：命題教師：審題教師：學(xué)生姓名：學(xué)號(hào)：考試成績(jī)：一、選擇題（每小題 1 分，共 10

49、分）1.補(bǔ)碼定點(diǎn)整數(shù) 1001 0101，右移一位后的值為（A. 0100 1010 B. 0100 1011 C. 1000 1000D. 1100 1010得分:262. 某一 SRAM 芯片，其容量為 1KX16 位，包括電源和接地端各一根，則該芯片引出線的最小數(shù)目應(yīng)是（ ）。A. 23 B. 28 C. 17 D. 193. 運(yùn)算器由許多部件組成，其核心部件是（）。A.標(biāo)志位形成部件B.算術(shù)邏輯單元C.多路選擇器D.累加寄存器4. 組原實(shí)驗(yàn)箱 TEC-XP 中控制信號(hào)有（）個(gè)。A. 16B. 24C. 32D. 485. 計(jì)算機(jī)中，能對(duì)指令進(jìn)行譯碼的器件是（）。A.存儲(chǔ)器 B. ALU

50、C.運(yùn)算器 D.控制器6. 指令周期是指（）oA. CPU 從主存取出一條指令的時(shí)間B. CPU 執(zhí)行一條指令的時(shí)間C . CPU 從主存取出一條指令加上執(zhí)行這條指令的時(shí)間D .時(shí)鐘周期時(shí)間7. 組原實(shí)驗(yàn)箱 TEC-XP 中程序計(jì)數(shù)器 PC 是（）寄存器。A. R3 B. R4C. R5D. R68. 下列數(shù)中最大的數(shù)是（）。A. （10010101）2B. （227）8C. （96）16D. （143）1。9.指令尋址方式中執(zhí)行速度最慢的是（）。A.直接尋址 B.間接尋址 C.立即尋址 D.隱含尋址10.漢明碼編碼中若數(shù)據(jù)位是 5 位則需要增加（）位檢測(cè)位。A. 2B. 3 C. 4 D.

51、5二、填空題（每空 1 分，共 33 分）得分：分1. 四位二進(jìn)制數(shù) 1100 對(duì)應(yīng)的漢明碼為 _;若接收到的漢明碼為 1100000（按偶性配置），則其對(duì)應(yīng)的欲傳送代碼為_ 。2. 有一 64KX16 的 SRAM 靜態(tài)存儲(chǔ)器芯片，其數(shù)據(jù)線有 _根，地址線有_ 根？而 16KX1 的 DRAM 動(dòng)態(tài)存儲(chǔ)器芯片，其地址線有 _根？3._ 總線判優(yōu)控制的集中優(yōu)先權(quán)仲裁方法有：、 計(jì)數(shù)器方式查詢和 _三種。其中，對(duì)電路故障比較敏感的是_。4. 在計(jì)算機(jī)中，用于構(gòu)成 Cache 的是_ 存儲(chǔ)器。需要刷新的存儲(chǔ)器是 _存儲(chǔ)器，其刷新間隔為 ms ，刷新方式有 _刷新、_ 刷新、和_刷新三種。275.

52、在計(jì)算機(jī)多級(jí)時(shí)序系統(tǒng)中，指令周期通常由 _ 周期組成，而此周期又由若干個(gè) _ 周期組成。6. 計(jì)算機(jī)程序中機(jī)器語(yǔ)言程序存放在 _ 存儲(chǔ)器中，而微程序存放在 _ 存儲(chǔ)器。教學(xué)實(shí)驗(yàn)計(jì)算機(jī) TEC - XP 的內(nèi)存儲(chǔ)器的存儲(chǔ)字長(zhǎng) _位，而控制存儲(chǔ)器的存儲(chǔ)字長(zhǎng) _ 位。7. 教學(xué)實(shí)驗(yàn)計(jì)算機(jī) TEC-XP 機(jī)器指令字長(zhǎng)為 _ 位，其微程序控制器中微指令字長(zhǎng)為 _ 位，其中，微操作控制字段 _位，下地址字段 _ 位。在微程序控制器中由芯片 _產(chǎn)生下條要執(zhí)行的微指令在控制存儲(chǔ)器中的地址。8. 計(jì)算機(jī)指令系統(tǒng)的發(fā)展模式有 RISC 和 CISC 兩種。其中，指令執(zhí)行速度最快，且能在一個(gè)時(shí)鐘周期完成執(zhí)行的是屬于

53、 _ 指令系統(tǒng)。若計(jì)算機(jī)考慮軟件向上兼容，則應(yīng)采用 _指令系統(tǒng)模式；為了簡(jiǎn)化控制器的設(shè)計(jì)，提高指令執(zhí)行速度，則應(yīng)采用 _指令系統(tǒng)模式。在這兩種模式中，RISC指令模式的計(jì)算機(jī)控制器一般采用 _ 設(shè)計(jì)，而 CISC 指令模式控制器則通常采用 _設(shè)計(jì)。9._設(shè)機(jī)器 A 的主頻為 8MHz 機(jī)器周期含 4 個(gè)時(shí)鐘周期，且該機(jī)的平均指令執(zhí)行速度是 0.4MIPS，則該 計(jì)算機(jī)的平均指令周期 _ ，機(jī)器周期_，且每個(gè)指令周期 個(gè)機(jī)器周期。三、計(jì)算題（共 17 分）得分：分1、 （ 11 分）設(shè)浮點(diǎn)數(shù)格式為：階碼 4 位（含 1 位階符）、尾數(shù) 9 位（含 1 位數(shù)符），用補(bǔ)碼計(jì)算 14.75 - 2.4

54、375。2、（6 分）假設(shè)指令流水線分：取指（FI）、指令譯碼（DI）、計(jì)算操作數(shù)地址（CO、取操作數(shù)（FO、 執(zhí)行指令（EI）、寫操作數(shù)（WO 共 6 個(gè)過程段，共有 9 條指令連續(xù)輸入此流水線。（2 分）（1）假設(shè)時(shí)鐘周期為 100ns,求流水線實(shí)際吞吐率。28（2 分）（2）求該流水線處理器加速比（2分）（3）求該流水線效率四、簡(jiǎn)答題（共 10 分）得分：分1、（ 10 分）簡(jiǎn)述計(jì)算機(jī)中斷系統(tǒng)需要解決哪些問題，以及如何解決？五、設(shè)計(jì)題（共 30 分）得分：分1.（ 14 分）某計(jì)算機(jī)共有 32 個(gè)微操作控制信號(hào)，構(gòu)成 4 個(gè)相斥類的微命令組，各組分別包含 9、5、3、 15個(gè)微命令。已知

55、可判定的外部條件有 2 個(gè)，微指令字長(zhǎng) 24 位。（8 分）（1）按水平型微指令格式（字段編碼方式）設(shè)計(jì)微指令，要求微指令下地址字段直接給出后續(xù)微 指令地址。（2 分）（2）指出控制存儲(chǔ)器的容量（4 分）（3）此控制器中 CMA 位數(shù)是多少？ CMD 的位數(shù)是多少?2. （16 分）設(shè)有一個(gè)具有 14 位地址和 16 位字長(zhǎng)的存儲(chǔ)器，試問:（2 分）（1）該存儲(chǔ)器容量是多少?29（6 分）（2）若該存儲(chǔ)器用 2KX 8 位的 SRAM 芯片組成，貝 U 需要多少片？如何擴(kuò)展?（8 分）（3）若采用 138 譯碼器進(jìn)行譯碼，指出每組存儲(chǔ)芯片的地址范圍（16 進(jìn)制）西北農(nóng)林科技大學(xué)本科課程考試試題

56、（卷）2014-2015 學(xué)年第二學(xué)期計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)（乙）課程 B 卷專業(yè)班級(jí)：命題教師：審題教師：學(xué)生姓名：學(xué)號(hào)：考試成績(jī)：一、選擇題（每小題 1 分，共 10 分）得分：分1. 控制器的功能是（）OA. 產(chǎn)生時(shí)序信號(hào)B. 從主存取出一條指令C. 完成指令操作碼譯碼D. 從主存取出一條指令，完成指令操作碼譯碼，產(chǎn)生有關(guān)的控制信號(hào)2. 下列數(shù)中最小的數(shù)是（）OA. （101001）2B. （52）8C.（2B）16D.（85）103. 某一 SRAM 芯片，其容量為 512X8 位，包括電源和接地端各一根，則該芯片引出線的最小數(shù)目應(yīng)是（）OA. 23 B. 28 C. 27 D. 194

57、. 中斷系統(tǒng)中設(shè)置中斷排隊(duì)判優(yōu)電路的目的是（）OA. 產(chǎn)生中斷源編碼B. 提高中斷響應(yīng)速度C. 使同時(shí)提出的中斷請(qǐng)求中，優(yōu)先響應(yīng)級(jí)別最高中斷D. 使 CPU 能方便地轉(zhuǎn)入中斷服務(wù)子程序5.計(jì)算機(jī)中，能對(duì)指令進(jìn)行譯碼的器件是（）。A.存儲(chǔ)器 B. ALU C.運(yùn)算器 D.控制器6.組原實(shí)驗(yàn)箱 TEC-XP 指令字長(zhǎng)是（）位。30A . 8 B . 16 C . 32 D . 16/327.組原實(shí)驗(yàn)箱 TEC-XP 中控制信號(hào)有（）個(gè)。A. 16 B. 24C. 32D. 488.存儲(chǔ)器在計(jì)算機(jī)中的主要作用是（）。A.只存放程序B.只存放數(shù)據(jù)C.存放程序和數(shù)據(jù)D.只存放指令代碼9.指令尋址方式中執(zhí)

58、行速度最慢的是（）。A.直接尋址 B.間接尋址 C.立即尋址 D.隱含尋址10.漢明碼編碼中若數(shù)據(jù)位是 4 位則需要增加（ ） 位檢測(cè)位A. 2B. 3 C. 4 D. 5二、填空題（每空 1 分，共 30 分）得分：分1.計(jì)算機(jī)存儲(chǔ)器中，需要刷新的是 _ 存儲(chǔ)器，刷新時(shí)間間隔必須小于_ms,刷新方式有_、_ 、3種刷新方式。2.計(jì)算機(jī)中的機(jī)器指令由 _ 碼和_ 字段組成，而微指令則由 _ 字段和字段組成。教學(xué)實(shí)驗(yàn)計(jì)算機(jī)TEC-XP 的指令字長(zhǎng)為 _ 位，其微程序控制器中的微指令字長(zhǎng)為位，由_（芯片）產(chǎn)生下條要執(zhí)行的微指令在控存中的地址。3.計(jì)算機(jī)控制器有組合邏輯和微程序兩種設(shè)計(jì)方法。精簡(jiǎn)指令

59、系統(tǒng) RISC 對(duì)應(yīng)控制器采用設(shè)計(jì)，復(fù)雜指令系統(tǒng) CISC 控制器采用_ 設(shè)計(jì)。4.在計(jì)算機(jī)內(nèi)存中 RAM 存儲(chǔ)器由 DRAM 和 SRAI 組成，其中速度最快的是 _ 存儲(chǔ)器，需要刷新的是存儲(chǔ)器，而通常由 _構(gòu)成 Cache 存儲(chǔ)器，由_存儲(chǔ)器構(gòu)成計(jì)算機(jī)主存儲(chǔ)器。5.外設(shè)的 I/O 控制方式主要有：程序控制 I/O 方式、I/O 方式、I/O 方式。6.計(jì)算機(jī)指令周期通常由：取指周期、 _周期、_周期、_ 周期、周期組成。在計(jì)算機(jī)多級(jí)時(shí)序系統(tǒng)中，一個(gè)指令周期由若干個(gè)機(jī)器周期組成，而每個(gè)機(jī)器周期又由若干個(gè)_周期組成。7.二進(jìn)制數(shù) 1001 需要增加_ 位校驗(yàn)位？其按配偶原則配置的漢明碼為 _

60、。若接收到的漢明碼（按配偶原則）為 1100000,則其對(duì)應(yīng)的欲傳送的代碼為 _ 。8.集中式總線判優(yōu)有 _、_、_ 三種方式。三、計(jì)算題（共 15 分）1、（10 分）設(shè)階碼取 3 位，尾數(shù)取 8 位（均不包含符號(hào)位），按浮點(diǎn)補(bǔ)碼加減運(yùn)算規(guī)則計(jì)算機(jī) 3.3125 +6.125得分：分312、（5 分）假設(shè)總線的時(shí)鐘頻率為 200MH,總線傳輸周期為 4 個(gè)時(shí)鐘周期，總線的寬度為 16 位，試求總 線的數(shù)據(jù)傳輸率。四、簡(jiǎn)答題（共 15 分）得分：分1、簡(jiǎn)述影響流水線性能的因素（相關(guān)）及解決方法。 （6 分）2、簡(jiǎn)述中斷系統(tǒng)要解決的問題及解決方法。（9 分）五、設(shè)計(jì)題（共 20 分）得分：分1、（8 分）某微程