C8051單片機(jī)基礎(chǔ)第四章輸入輸出端口

1、C8051F系列系列SOC單片機(jī)原理及應(yīng)用單片機(jī)原理及應(yīng)用 主講：吳國東主講：吳國東第四章第四章 端口輸入端口輸入/ /輸出輸出 C8051F020/1/2/3 MCUC8051F020/1/2/3 MCU是高集成度的是高集成度的混合信號(hào)片上系統(tǒng)，有按混合信號(hào)片上系統(tǒng)，有按8 8位端口組織的位端口組織的6464個(gè)數(shù)字個(gè)數(shù)字I/OI/O引腳引腳(C8051F020/2)(C8051F020/2)或或3232個(gè)數(shù)個(gè)數(shù)字字I/OI/O引腳引腳(C8051F021/3)(C8051F021/3)。低端口。低端口(P0(P0、P1P1、P2 P2 和和P3)P3)既可以按位尋址也可以按字既可以按位尋址也

2、可以按字節(jié)尋址。高端口節(jié)尋址。高端口(P4(P4、P5P5、P6 P6 和和P7)P7)只能只能按字節(jié)尋址。按字節(jié)尋址。所有引腳都耐所有引腳都耐5V 5V 電壓，都電壓，都可以被配置為漏極開路或推挽輸出方式和可以被配置為漏極開路或推挽輸出方式和弱上拉。弱上拉。第四章第四章 端口輸入端口輸入/ /輸出輸出 C8051F020/1/2/3C8051F020/1/2/3器件有大量的數(shù)字資器件有大量的數(shù)字資源需要通過源需要通過4 4個(gè)低端個(gè)低端I/OI/O端口端口P0P0、P1P1、P2P2和和P3P3才能使用。才能使用。P0-P3P0-P3的每個(gè)引腳可定義的每個(gè)引腳可定義為通用的端口為通用的端口I/

3、OI/O（GPIOGPIO）引腳，又可以）引腳，又可以分配給一個(gè)數(shù)字外設(shè)或功能（例如：分配給一個(gè)數(shù)字外設(shè)或功能（例如：UART0 UART0 或或/INT1/INT1）。系統(tǒng)設(shè)計(jì)者控制數(shù)字）。系統(tǒng)設(shè)計(jì)者控制數(shù)字功能的引腳分配，只受可用引腳數(shù)的限功能的引腳分配，只受可用引腳數(shù)的限制。這種資源分配的靈活性是通過使用制。這種資源分配的靈活性是通過使用優(yōu)先權(quán)交叉開關(guān)譯碼器實(shí)現(xiàn)的。優(yōu)先權(quán)交叉開關(guān)譯碼器實(shí)現(xiàn)的。第四章第四章 端口輸入端口輸入/ /輸出輸出 注意注意: :不管引腳被分配給一個(gè)數(shù)字外設(shè)或不管引腳被分配給一個(gè)數(shù)字外設(shè)或是作為通用是作為通用I/OI/O，總是可以通過讀相應(yīng)的，總是可以通過讀相應(yīng)的數(shù)

4、據(jù)寄存器得到端口數(shù)據(jù)寄存器得到端口I/OI/O引腳的狀態(tài)。端引腳的狀態(tài)。端口口1 1的引腳可以用做的引腳可以用做ADC1ADC1的模擬輸入。的模擬輸入。 在執(zhí)行目標(biāo)地址為片外在執(zhí)行目標(biāo)地址為片外XRAM XRAM 的的MOVX MOVX 指令時(shí)，外部存儲(chǔ)器接口可以在低端口或指令時(shí)，外部存儲(chǔ)器接口可以在低端口或高端口有效。高端口有效。 高端口（存在于高端口（存在于C8051F020/2 C8051F020/2 中）中）按字節(jié)訪問。按字節(jié)訪問。 第四章第四章 端口輸入端口輸入/ /輸出輸出第四章第四章 端口輸入端口輸入/ /輸出輸出4.1 端口端口0-3和優(yōu)先權(quán)交叉開關(guān)譯碼器和優(yōu)先權(quán)交叉開關(guān)譯碼器

5、 優(yōu)先權(quán)交叉開關(guān)譯碼器，或稱為優(yōu)先權(quán)交叉開關(guān)譯碼器，或稱為“交交叉開關(guān)叉開關(guān)”，按優(yōu)先權(quán)順序?qū)⒍丝?，按?yōu)先權(quán)順序?qū)⒍丝? 0- -3 3的引的引腳分配給器件上的數(shù)字外設(shè)（腳分配給器件上的數(shù)字外設(shè)（UARTUART、SMBusSMBus、PCAPCA、定時(shí)器等）。端口引腳的、定時(shí)器等）。端口引腳的分配順序是從分配順序是從P0.0 P0.0 開始，可以一直分配開始，可以一直分配到到P3.7P3.7。UART0UART0具有最高優(yōu)先權(quán)，而具有最高優(yōu)先權(quán)，而CNVSTRCNVSTR具有最低優(yōu)先權(quán)。具有最低優(yōu)先權(quán)。第四章第四章 端口輸入端口輸入/ /輸出輸出 1) 交叉開關(guān)引腳分配交叉開關(guān)引腳分配 當(dāng)交

6、叉開關(guān)配置寄存器當(dāng)交叉開關(guān)配置寄存器XBR0、XBR1 和和XBR2 中外設(shè)的對(duì)應(yīng)使能位被設(shè)置為邏輯中外設(shè)的對(duì)應(yīng)使能位被設(shè)置為邏輯1時(shí)，交叉開關(guān)將端口引腳分配給外設(shè)。時(shí)，交叉開關(guān)將端口引腳分配給外設(shè)。 例如，如果例如，如果UART0EN位（位（XBR0.2）被設(shè)置）被設(shè)置為邏輯為邏輯1，則，則TX0 和和RX0 引腳將分別被分引腳將分別被分配到配到P0.0 和和P0.1。因?yàn)?。因?yàn)閁ART0有最高優(yōu)先權(quán)，有最高優(yōu)先權(quán)，所以當(dāng)所以當(dāng)UART0EN 位被設(shè)置為邏輯位被設(shè)置為邏輯1時(shí)其引時(shí)其引腳將總是被分配到腳將總是被分配到P0.0 和和P0.1。4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān) 1

7、) 交叉開關(guān)引腳分配交叉開關(guān)引腳分配 注意：注意： 當(dāng)選擇了串行通信外設(shè)（即當(dāng)選擇了串行通信外設(shè)（即SMBus、SPI或或UART）時(shí)，交叉開關(guān)將為所有相）時(shí)，交叉開關(guān)將為所有相關(guān)功能分配引腳。關(guān)功能分配引腳。 例如，不能為例如，不能為UART0功能只分配功能只分配TX0 引腳而不分配引腳而不分配RX0引腳。被使能的外設(shè)引腳。被使能的外設(shè)的每種組合導(dǎo)致唯一的器件引腳分配。的每種組合導(dǎo)致唯一的器件引腳分配。 4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)2) 配置端口引腳的輸出方式配置端口引腳的輸出方式 在在XBAREXBARE（XBR2.6XB

8、R2.6）被設(shè)置為邏輯）被設(shè)置為邏輯11之前，端口之前，端口0-30-3的輸出驅(qū)動(dòng)器保持的輸出驅(qū)動(dòng)器保持禁止?fàn)顟B(tài)。每個(gè)端口引腳的輸出方式都禁止?fàn)顟B(tài)。每個(gè)端口引腳的輸出方式都可被配置為漏極開路或推挽方式，缺省可被配置為漏極開路或推挽方式，缺省狀態(tài)為漏極開路。狀態(tài)為漏極開路。4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)2) 配置端口引腳的輸出方式配置端口引腳的輸出方式 在在推挽方式推挽方式，向端口數(shù)據(jù)寄存器中，向端口數(shù)據(jù)寄存器中的相應(yīng)位寫邏輯的相應(yīng)位寫邏輯00將使端口引腳被驅(qū)將使端口引腳被驅(qū)動(dòng)到動(dòng)到GNDGND，寫邏輯，寫邏輯11將使端口引腳被將使端口引腳被驅(qū)動(dòng)到驅(qū)動(dòng)到VDDVDD。在。在漏極

9、開路方式漏極開路方式，向端口數(shù)，向端口數(shù)據(jù)寄存器中的相應(yīng)位寫邏輯據(jù)寄存器中的相應(yīng)位寫邏輯00將使端將使端口引腳被驅(qū)動(dòng)到口引腳被驅(qū)動(dòng)到GNDGND，寫邏輯，寫邏輯11將使將使端口引腳處于高阻狀態(tài)。端口引腳處于高阻狀態(tài)。 4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)2) 配置端口引腳的輸出方式配置端口引腳的輸出方式 當(dāng)系統(tǒng)中不同器件的端口引腳有共享當(dāng)系統(tǒng)中不同器件的端口引腳有共享連接，即多個(gè)輸出連接到同一個(gè)物理線連接，即多個(gè)輸出連接到同一個(gè)物理線時(shí)（例如時(shí)（例如SMBusSMBus連接中的連接中的SDASDA信號(hào)），使信號(hào)），使用漏極開路方式可以防止不同器件之間用漏極開路方式可以防止不同器件之

10、間的爭用。的爭用。 端口端口0-30-3引腳的輸出方式由引腳的輸出方式由PnMDOUT PnMDOUT 寄存器中的對(duì)應(yīng)位決定。寄存器中的對(duì)應(yīng)位決定。 4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)2) 配置端口引腳的輸出方式配置端口引腳的輸出方式 例如，例如，P3MDOUT.7 P3MDOUT.7 為邏輯為邏輯11時(shí)將時(shí)將P3.7 P3.7 配置為推挽方式；配置為推挽方式；P3MDOUT.7P3MDOUT.7為邏為邏輯輯00時(shí)將時(shí)將P3.7 P3.7 配置為漏極開路方式。配置為漏極開路方式。所有端口引腳的所有端口引腳的缺省方式均為漏極開路缺省方式均為漏極開路。不管交叉開關(guān)是否將端口引腳分配給

11、某不管交叉開關(guān)是否將端口引腳分配給某個(gè)數(shù)字外設(shè)，端口引腳的輸出方式都受個(gè)數(shù)字外設(shè)，端口引腳的輸出方式都受PnMDOUTPnMDOUT寄存器控制。寄存器控制。 4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)2) 配置端口引腳的輸出方式配置端口引腳的輸出方式 例外情況：例外情況： 連接到連接到SDASDA、SCLSCL、RX0RX0（如果（如果UART0 UART0 工作于方式工作于方式0 0）、）、RX1RX1（如果（如果UART1UART1工作工作于方式于方式0 0）的端口引腳總是被配置為漏）的端口引腳總是被配置為漏極開路輸出，而與極開路輸出，而與PnMDOUTPnMDOUT寄存器中的寄存器

12、中的對(duì)應(yīng)位的設(shè)置值無關(guān)。對(duì)應(yīng)位的設(shè)置值無關(guān)。 4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)3) 配置端口引腳為數(shù)字輸入配置端口引腳為數(shù)字輸入 通過設(shè)置輸出方式為通過設(shè)置輸出方式為“漏極開路漏極開路”并向端口數(shù)據(jù)寄存器中的相應(yīng)位寫并向端口數(shù)據(jù)寄存器中的相應(yīng)位寫11將端口引腳配置為數(shù)字輸入。將端口引腳配置為數(shù)字輸入。 例如，設(shè)置例如，設(shè)置P3MDOUT.7 P3MDOUT.7 為邏輯為邏輯00并設(shè)置并設(shè)置P3.7 P3.7 為邏輯為邏輯11即可將即可將P3.7 P3.7 配配置為數(shù)字輸入。置為數(shù)字輸入。4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān) 4) 外部中斷（外部中斷（IE6 和和IE

13、7） 除了外部中斷除了外部中斷/INT0和和/INT1之外，之外，P3.6和和P3.7可被配置為邊沿觸發(fā)的中斷源，用可被配置為邊沿觸發(fā)的中斷源，用IE6CF（P3IF.2）和）和IE7CF（P3IF.3）位可以將這兩）位可以將這兩個(gè)中斷源配置為下降沿或上升沿觸發(fā)。個(gè)中斷源配置為下降沿或上升沿觸發(fā)。 當(dāng)檢測到當(dāng)檢測到P3.6或或P3.7下降沿或上升沿發(fā)生下降沿或上升沿發(fā)生時(shí)，時(shí)，P3IF寄存器中對(duì)應(yīng)的外部中斷標(biāo)志將被置寄存器中對(duì)應(yīng)的外部中斷標(biāo)志將被置1。如果對(duì)應(yīng)的中斷允許，將產(chǎn)生一個(gè)中斷。如果對(duì)應(yīng)的中斷允許，將產(chǎn)生一個(gè)中斷。4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān) 5) 弱上拉弱上拉 每

14、個(gè)端口引腳都有一個(gè)內(nèi)部弱上拉部件，每個(gè)端口引腳都有一個(gè)內(nèi)部弱上拉部件，在引腳與在引腳與VDD 之間提供阻性連接（約之間提供阻性連接（約100 k），在缺省情況下該上拉器件被使能。弱），在缺省情況下該上拉器件被使能。弱上拉部件可以被總體禁止，通過向弱上拉禁止上拉部件可以被總體禁止，通過向弱上拉禁止位（位（WEAKPUD，XBR2.7）寫）寫1實(shí)現(xiàn)。當(dāng)實(shí)現(xiàn)。當(dāng)任何引腳被驅(qū)動(dòng)為邏輯任何引腳被驅(qū)動(dòng)為邏輯0時(shí)，弱上拉自動(dòng)取時(shí)，弱上拉自動(dòng)取消；即輸出引腳不能與其自身的上拉部件沖突。消；即輸出引腳不能與其自身的上拉部件沖突。對(duì)于端口對(duì)于端口1 的引腳，將引腳配置為模擬輸入時(shí)的引腳，將引腳配置為模擬輸入時(shí)上拉

15、部件也被禁止。上拉部件也被禁止。 4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)6) 配置端口配置端口1的引腳為模擬輸入的引腳為模擬輸入 （AIN.7:0） 端口端口1 1的引腳可以用作的引腳可以用作ADC1ADC1模擬多路開關(guān)模擬多路開關(guān)的模擬輸入。通過向的模擬輸入。通過向P1MDINP1MDIN寄存器中的寄存器中的對(duì)應(yīng)位寫對(duì)應(yīng)位寫00即可將端口引腳配置為即可將端口引腳配置為模擬輸入。缺省情況下端口引腳為數(shù)字模擬輸入。缺省情況下端口引腳為數(shù)字輸入方式。輸入方式。 4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)6) 配置端口配置端口1 的引腳為模擬輸入的引腳為模擬輸入 （AIN.7:0）

16、配置為模擬輸入的過程如下：配置為模擬輸入的過程如下： 1 1禁止引腳的數(shù)字輸入路徑。禁止引腳的數(shù)字輸入路徑。 2 2禁止引腳的弱上拉部件。禁止引腳的弱上拉部件。 3 3使交叉開關(guān)在為數(shù)字外設(shè)分配引腳使交叉開關(guān)在為數(shù)字外設(shè)分配引腳時(shí)跳過該引腳。時(shí)跳過該引腳。4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)6) 配置端口配置端口1 的引腳為模擬輸入的引腳為模擬輸入 （AIN.7:0） 注意：注意： 被配置為模擬輸入的引腳的輸出驅(qū)被配置為模擬輸入的引腳的輸出驅(qū)動(dòng)器并沒有被明確地禁止。因此被配置動(dòng)器并沒有被明確地禁止。因此被配置為模擬輸入的引腳所對(duì)應(yīng)的為模擬輸入的引腳所對(duì)應(yīng)的P1MDOUT P1MDO

17、UT 位位應(yīng)被設(shè)置為邏輯應(yīng)被設(shè)置為邏輯00（漏極開路方（漏極開路方式），對(duì)應(yīng)的端口數(shù)據(jù)位應(yīng)被設(shè)置為邏式），對(duì)應(yīng)的端口數(shù)據(jù)位應(yīng)被設(shè)置為邏輯輯11（高阻態(tài)）。（高阻態(tài)）。4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)7) 外部存儲(chǔ)器接口引腳分配外部存儲(chǔ)器接口引腳分配 如果外部存儲(chǔ)器接口被設(shè)置在低端口，如果外部存儲(chǔ)器接口被設(shè)置在低端口，XBR2.1=1，使交叉開關(guān)不將，使交叉開關(guān)不將P0.7 (/WR)、P0.6 (/RD)和和P0.5 (/ALE)（復(fù)用方式）分配給（復(fù)用方式）分配給外設(shè)。如果外部存儲(chǔ)器接口被設(shè)置在低端口并外設(shè)。如果外部存儲(chǔ)器接口被設(shè)置在低端口并且發(fā)生一次片外且發(fā)生一次片外MOV

18、X 操作，則在該操作，則在該MOVX 指令執(zhí)行期間外部存儲(chǔ)器接口將控制有關(guān)端口指令執(zhí)行期間外部存儲(chǔ)器接口將控制有關(guān)端口引腳的輸出狀態(tài)，而不管交叉開關(guān)寄存器和端引腳的輸出狀態(tài)，而不管交叉開關(guān)寄存器和端口數(shù)據(jù)寄存器的設(shè)置如何?？跀?shù)據(jù)寄存器的設(shè)置如何。4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)8) 交叉開關(guān)引腳分配示例交叉開關(guān)引腳分配示例 例例: : 配置交叉開關(guān)，為配置交叉開關(guān)，為UART0UART0、SMBusSMBus、UART1UART1、/INT0 /INT0 和和/INT1/INT1分配端口引腳分配端口引腳（共（共8 8個(gè)引腳）。另外

19、，將外部存儲(chǔ)器接個(gè)引腳）。另外，將外部存儲(chǔ)器接口配置為復(fù)用方式并使用低端口。并將口配置為復(fù)用方式并使用低端口。并將P1.2P1.2、P1.3P1.3和和P1.4P1.4配置為模擬輸入，以配置為模擬輸入，以便用便用ADC1ADC1測量加在這些引腳上的電壓。測量加在這些引腳上的電壓。 4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)8) 交叉開關(guān)引腳分配示例交叉開關(guān)引腳分配示例 配置步驟如下：配置步驟如下： 1按按UART0EN = 1、UART1E = 1、SMB0EN = 1、INT0E = 1、INT1E = 1 和和EMIFLE =1設(shè)置設(shè)置XBR0、XBR1 和和XBR2，則有：，則有：

20、XBR0 = 0 x05，XBR1 = 0 x14，XBR2 = 0 x06。 4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)8) 交叉開關(guān)引腳分配示例交叉開關(guān)引腳分配示例 2將外部存儲(chǔ)器接口配置為復(fù)用方式并將外部存儲(chǔ)器接口配置為復(fù)用方式并使用低端口，使用低端口，PRTSEL = 0，EMD2 = 0 (外部存儲(chǔ)器接口配置外部存儲(chǔ)器接口配置EMI0CF ) P131 3將作為模擬輸入的端口將作為模擬輸入的端口1 引腳配置為引腳配置為模擬輸入方式：設(shè)置模擬輸入方式：設(shè)置P1MDIN 為為0 xE3（P1.4、P1.3 和和P1.2 為模擬輸入，所以為模擬輸入，所以它們的對(duì)應(yīng)它們的對(duì)應(yīng)P1MDI

21、N 被設(shè)置為邏輯被設(shè)置為邏輯0）。）。4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)8) 交叉開關(guān)引腳分配示例交叉開關(guān)引腳分配示例 4設(shè)置設(shè)置XBARE = 1 以使能交叉開關(guān)：以使能交叉開關(guān)：XBR2= 0 x46。 5將將UART0 的的TX 引腳引腳(TX0，P0.0)、UART1 的的TX 引腳引腳(TX1，P0.4)、ALE、/RD、/WR（P0.7:3）的輸出設(shè)置為推）的輸出設(shè)置為推挽方式，通過設(shè)置挽方式，通過設(shè)置P0MDOUT = 0 xF1 來來實(shí)現(xiàn)。實(shí)現(xiàn)。 4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)8) 交叉開關(guān)引腳分配示例交叉開關(guān)引腳分配示例 6 6通過設(shè)置通過設(shè)置

22、P2MDOUT=0 xFF P2MDOUT=0 xFF 和和P3MDOUT= P3MDOUT= 0 xFF 0 xFF 將將EMIF EMIF 端口端口(P2(P2、P3)P3)的輸出方式的輸出方式配置為推挽方式。配置為推挽方式。 7 7通過設(shè)置通過設(shè)置P1MDOUT=0 x00(P1MDOUT=0 x00(配置輸出為配置輸出為漏極開路漏極開路) )和和 P1=0 xFF (P1=0 xFF (邏輯邏輯11選擇選擇高阻態(tài)高阻態(tài)) )禁止禁止3 3個(gè)模擬輸入引腳的輸出驅(qū)個(gè)模擬輸入引腳的輸出驅(qū)動(dòng)器。動(dòng)器。 4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉開關(guān)4.1 端口和優(yōu)先權(quán)交叉開關(guān)端口和優(yōu)先權(quán)交叉

23、開關(guān)4.2 端口端口4-7（僅（僅C8051F020/2） 端口端口4-7 的所有端口引腳都可用作通的所有端口引腳都可用作通用用I/O，通過讀和寫相應(yīng)的端口數(shù)據(jù)寄存，通過讀和寫相應(yīng)的端口數(shù)據(jù)寄存器訪問每個(gè)端口，這些端口數(shù)據(jù)寄存器器訪問每個(gè)端口，這些端口數(shù)據(jù)寄存器是一組按字節(jié)尋址的特殊功能寄存器。是一組按字節(jié)尋址的特殊功能寄存器。讀端口數(shù)據(jù)寄存器時(shí)，返回的是端口引讀端口數(shù)據(jù)寄存器時(shí)，返回的是端口引腳本身的邏輯狀態(tài)。腳本身的邏輯狀態(tài)。 4.2 4.2 端口端口4-7 4-7 配置無引出腳的端口配置無引出腳的端口 P4-P7P4-P7在在C8051F021/3 C8051F021/3 中沒有對(duì)中沒有

24、對(duì)應(yīng)的引腳，但端口數(shù)據(jù)寄存器仍然存在應(yīng)的引腳，但端口數(shù)據(jù)寄存器仍然存在并可為軟件所用。由于數(shù)字輸入通路保并可為軟件所用。由于數(shù)字輸入通路保持活動(dòng)狀態(tài)，所以建議不要將這些引腳持活動(dòng)狀態(tài)，所以建議不要將這些引腳處于處于“浮空浮空”狀態(tài)，以避免因輸入浮空狀態(tài)，以避免因輸入浮空為一個(gè)無效邏輯電平而導(dǎo)致不必要的功為一個(gè)無效邏輯電平而導(dǎo)致不必要的功率消耗。率消耗。 4.2 4.2 端口端口4-7 4-7 1) 配置無引出腳的端口配置無引出腳的端口 下面任何一種措施可防止這種情況出現(xiàn)：下面任何一種措施可防止這種情況出現(xiàn)： 1 設(shè)置為弱上拉。設(shè)置為弱上拉。 2 配置為推挽方式。配置為推挽方式。 3 向端口數(shù)據(jù)

25、寄存器寫向端口數(shù)據(jù)寄存器寫04.2 4.2 端口端口4-7 4-7 2) 配置端口引腳的輸出方式配置端口引腳的輸出方式 每個(gè)端口的輸出方式都可被配置為每個(gè)端口的輸出方式都可被配置為漏極開路或推挽方式。在推挽方式，向漏極開路或推挽方式。在推挽方式，向端口的相應(yīng)位寫邏輯端口的相應(yīng)位寫邏輯0將使端口引腳將使端口引腳被驅(qū)動(dòng)到被驅(qū)動(dòng)到GND，寫邏輯，寫邏輯1將使端口引將使端口引腳被驅(qū)動(dòng)到腳被驅(qū)動(dòng)到VDD。在漏極開路方式，向。在漏極開路方式，向端口的相應(yīng)位寫邏輯端口的相應(yīng)位寫邏輯0將使端口引腳將使端口引腳被驅(qū)動(dòng)到被驅(qū)動(dòng)到GND，寫邏輯，寫邏輯1將使端口引將使端口引腳處于高阻狀態(tài)。腳處于高阻狀態(tài)。 4.2 4.2 端口端口4-7 4-7 3) 配置端口引腳為數(shù)字輸入配置端口引腳為數(shù)字輸入 通過設(shè)置輸出方式為通過設(shè)置輸出方式為“漏極開路漏極開路”并向端口數(shù)據(jù)寄存器中的相應(yīng)位寫并向端口數(shù)據(jù)寄存器中的相應(yīng)位寫1將端口引腳配置為數(shù)字輸入。將端口引