CSR A6 硬件設(shè)計指導(dǎo)文檔參考模板

1、1章 介紹2章 啟動配置SiRFatlasVI 支持多種啟動介質(zhì)，包括NAND flash 和SD卡以下的表格列出了各種由X_TEST_MODE5:0控制的啟動模式，這些管腳內(nèi)部沒有上下拉電阻，所以在系統(tǒng)上電的時候沒有默認(rèn)值，建議使用一個0-10k的上拉/下拉電阻。使用電源為VDDIO_RTC。1 / 133章 供電系統(tǒng)VDD_core- (5A) VDDIO-（2A） VDDIO_L(1A) CDD_MEN(3.5A)VCC_SYS5V-(5A) VDDIO-N,VDDIO_RTC,VSS_ADC, 按照1A設(shè)計，VCC_SYS3V3 -（1A）其他的電源可以按照0.51A設(shè)計3.1 濾波

2、CSR推薦使用：17個100nF/0402 MLCC濾波電容對VDD_CORE進(jìn)行濾波12個220nF/0402 MLCC電容對VDDIO_MEM其他的電源使用100nf的濾波電容進(jìn)行濾波。4章 儲存器特征 支持DDR2/DDR3/LPDDR2器件 16位數(shù)據(jù)模式 支持高達(dá)512MB,A14和CS1同用.支持時鐘為400MHZ的DDR2/DDR3支持時鐘頻率為333MHZ的LPDDR2.支持1.35V/1.5V的DDR3的所有指令。支持ODT功能工作模式數(shù)字鎖相環(huán)鎖環(huán)/失鎖模式；DDR3/LPDDR2模式；低電壓模式開關(guān)狀態(tài)；4.1原理圖設(shè)計 4.3 PCB layout 指導(dǎo) 1，分組：數(shù)據(jù)

3、組，地址組， 2，濾波以及電源走線。3，SI方面走線注意事項，3W原則，參考平面，阻抗控制等4 ，誤差控制4.4 六層/八層板的 layout 指導(dǎo)4.5 測試點(diǎn)設(shè)計 在接收端進(jìn)行測試設(shè)計，尤其是對讀，寫網(wǎng)絡(luò)的測試。測試點(diǎn)必須放在靠近接收端，并且避免干擾。 差分對的測試點(diǎn)設(shè)計，在測試點(diǎn)附近放置地測試點(diǎn)/過孔，保證回流。5章UART1 對于使用NAND flash 和SD卡進(jìn)行引導(dǎo)多媒體時，使用UART1下載非引導(dǎo)圖像數(shù)據(jù)，這就意味著UART1必須用來做NAND flash和SD卡啟動模型的調(diào)試接口 UART1的TXD/RXD管腳可以和SB1的DP/DM管腳復(fù)用，當(dāng)X_USBONL為低電平時UA

4、RT1信號可以通過USB1端口這是通過判定是否使用USB（高電平，還是使用UART1(低電平)，在這里USB只能是從機(jī)模式。只有當(dāng)X_USBONL為高電平時USB的信號才可以通過USB1端口。6章 I2C信號線上接4.7K的上拉電阻。如果在I2C總線上接有多個I2C器件，保證這些器件同時上/掉電。否則總線被占用著。8章 USB 對地阻抗90 歐姆 在USB網(wǎng)絡(luò)加上必要的EMD器件。9章 TSC/ADCPCB layout 指導(dǎo)模擬走線盡量短。所有的模擬電路網(wǎng)絡(luò)使用AGND作為參考地，特別是單端信號。處理輸入走線的時候特別需要注意，任何的噪聲耦合都被當(dāng)做輸入信號，由此會降低ADC的動態(tài)范圍。所有

5、參考線，等電平走線，電源走線盡量寬，為了保證走線的阻抗和增大走線寬度，可能需要進(jìn)行隔層參考。在進(jìn)行換層的時候，多打過孔。10章 SD/多媒體SD0/1采用SD和NAND_flash共用，只有SD2是全接口。SD3和SPI共用，SD5和GPS共用，SD5有一個固定的電源域所有SD信號都必須外加一個10k至100k的上拉電阻（開漏接口）。SD在3.0V時支持高達(dá)50m的時鐘頻率。和數(shù)據(jù)以及CMD信號相連的上拉電阻必須接到SD電源上，所有的SD/MMC芯片都必須在系統(tǒng)掉電后1ms內(nèi)保持低于0.5V,否則在系統(tǒng)配置啟動后將不會別識別，所有建議使用快速充電UC，例如AAT4280ICU-3-T1.使用M

6、MC4.4芯片作為boot時，將X_SD_VCC_ON_0連接到MMC芯片的復(fù)位管腳。11章 視頻輸出所有信號走線等長12章LCD所有信號線等長。13章 振蕩電路注：在設(shè)計時進(jìn)行模式選擇和晶體選型需參考各個端口電壓。錯誤的模式選擇和器件選型會對XIN損壞。在晶振電路中的電容需要滿足振蕩的基頻，具體可以通過計算其中：C1,C2是電路中的電容，Cs是3.5pF.PCB layout 指導(dǎo) 電容，晶體，電阻會對其他信號產(chǎn)生干擾，所以盡量擺在一起，晶體輸出信號必須通過C1C2才可以進(jìn)入芯片管腳。振蕩電路下面保證地平面的完整，并進(jìn)行包地處理，在晶體下方打地孔確?；亓髀窂?。14章復(fù)位在RTC電源穩(wěn)定后保持

7、x_rtc_rst至少400ms的低電平，以保證RTC復(fù)位復(fù)位源1， 上電復(fù)位，系統(tǒng)上電后，電源管理器產(chǎn)生復(fù)位信號系統(tǒng)復(fù)位。2， 軟件復(fù)位，軟件控制，復(fù)位后，外部存儲器自行更新，大部分功能模塊復(fù)位3， 熱復(fù)位（調(diào)試口），看門狗復(fù)位，效果和軟件復(fù)位一樣。4， 圖像/多媒體復(fù)位，15章 通用I/O口GPIO口有兩種情況1，和LCD共用 沒有高電平輸入誤差限度 沒有自動防護(hù)裝置 默認(rèn)為輸入2，和其他功能共用 3.3V自動防護(hù) 5V的容差為3.3V在這種情況下需要串接一個33歐姆的電阻 3.3V的容差為2.8V,18.V 默認(rèn)為輸入3 GPIO0GPIO3和GPIO6為RTC電源域。4，VDDIO_N

8、, VDDIO_L and VDDIO_SD2和VDDIO同時開/關(guān)防止發(fā)生開漏。5，當(dāng)狀態(tài)保持功能開啟的時候，一下情況是不能一同激活的 輸入為上拉狀態(tài)，但是PAD被另外一個芯片強(qiáng)迫低/高電平 輸出為高時，但是PAD被另外一個芯片強(qiáng)迫低/高電平 輸出為低時，但是PAD被另外一個芯片強(qiáng)迫高電平16章音頻16.1 音頻控制相關(guān)管腳16.2音頻電路設(shè)計1，提供2W輸出功率 2，A6輸出端到PA之間設(shè)計一個帶通濾波器進(jìn)行濾波。電路如下分析：R1,C1組成一個F=1/2Pi*RC=86KHZ的低通濾波器，R2,C2組成一個截止頻率為33KHZ的高通濾波器。則通過的帶寬為33K86KHZ。而DAC固定采樣

9、頻率為44K，16.3 音頻ADC的電路設(shè)計為了防止信號的跳動在輸入端口添加一個10K的電阻。16.4 PCB layout 指導(dǎo) 1，把音頻部件盡量在同一層上靠近擺放，“一”字形擺放，遠(yuǎn)離高頻信號，數(shù)字區(qū)，遠(yuǎn)離干擾源（開關(guān)電源等）2，把microphones擺放在遠(yuǎn)離噪聲源例如強(qiáng)驅(qū)動器（風(fēng)扇，卡片驅(qū)動，揚(yáng)聲器，硬盤）。3，音頻走線時盡量走在同一層，而且走線寬度為12mil，確保音頻走線下面至少有一個地平面和其他數(shù)字信號隔離，如果沒有地平面則需要進(jìn)行包地處理。4，在走差分輸出信號線的時候，兩根信號（N/P）盡量靠近，走單端走線的時候滿足3w原則，為了確保輸出功率輸出走線盡量寬，推薦走20mil。5，功率控制回路走線盡量加粗，回路盡量小。6，音頻供電系統(tǒng)確保通過嚴(yán)格濾波，保證電流過流能力（功率保證）。7，所有音頻走線在模擬區(qū)。17章 NAND_flash17.1 NAND_flash斷電硬件設(shè)計 使用條件：確保在系統(tǒng)運(yùn)行時候不會突然掉電?；蛘弑ＷC在芯片電源掉電后保證不少于5ms的高電平（>2.7V）并且保證NAND的WP管腳保持高電平。對于一個4K的頁容量的芯片，C167必須為100uf。（？）17.2NAND寫保護(hù) 在上電和掉電期間WP保持高電平。