七路搶答器EDA設計報告.docx

課程設計報告課題名稱：基于VHDL的六路搶答器成績：指導教師：系(院) 名：電控系班級：電子 班學號：200700303學生姓名：最后之舞1) 設計任務：1. 搶答器同時供七名選手或七個代表隊比賽，分別用七個按鈕Ren(0) Ren(6)表示。2. 設置一個系統(tǒng)清除即搶答控制開關CLR，該開關由主持人控制。3. 搶答器具有鎖存與顯示功能。即只要有選手按動按鈕，鎖存相應的編號，并在LED數碼管上顯示，同時相應編號的LCD燈，即LD(0)LD(6)點亮提示，并且全局警報燈LCD也點亮。選手搶答實行優(yōu)先鎖存，優(yōu)先搶答選手的編號一直保持到主持人將系統(tǒng)清除為止。4. 搶答器具有定時搶答功能。當主持人啟動“開始”(LCR)鍵后，定時器進行減計時，同時數碼管顯示時間變動情況。5. 如果定時時間已到，無人搶答，本次搶答無效，系統(tǒng)報警燈LCD亮并禁止搶答，定時顯示器上顯示00。主持人再次按下“開始”(CLR)鍵后即可進行下一輪的搶答。2) 工作原理：1. 原理框圖：2. 各部分工作原理：搶答器計時模塊：這個模塊的輸入端有時鐘信號MIAO、系統(tǒng)復位信號CLR和一個H輸入信號；輸出端有秒時間狀態(tài)顯示信號SEC和無人搶答和計時中止警報信號LCD。這個模塊中主要實現(xiàn)搶答過程中的計時功能，在搶答開始后進行15秒的倒計時，并且在15秒倒計時后無人搶答的情況下顯示超時并輸出信號至LCD報警，或者只要15秒內有人搶答，時間也即刻停止計時，系統(tǒng)輸出一個信號經LCD傳至“搶答系統(tǒng)”，并顯示優(yōu)先搶答者的搶答時刻。 搶答控制系統(tǒng)模塊：在這個模塊輸入端有LCD輸入(以時間控制系統(tǒng)的LCD輸出信號為信號源)、一個和“時間控制系統(tǒng)”公用的CLR端、七人搶答輸入信號端Ren和有一個時鐘信號端CLK，這個時鐘信號是個高頻信號，用以掃描Ren是否有信號輸入。輸出端有對應于Ren編號的7個指示燈LD 和4線2進制輸出端Who （用于以數字的形式顯示優(yōu)先搶答者的編號），還有一個H 端用于指示Ren按鈕狀態(tài)。在此模塊中高頻時鐘信號一直作用，此時，若主持人按下CLR即為開始搶答信號，所有輸出端都自動清零。在有效時間范圍（15秒）內只要有人搶答，H就有高電平輸出至“時間控制系統(tǒng)”的H端以控制倒計時的停止，并且對應的LD指示燈點亮，數碼管Who顯示優(yōu)先搶答者編號，并鎖定輸入端Ren以阻止系統(tǒng)響應其他搶答者的信號。若有兩個（或兩個以上的人）同時刻按下Ren按鈕（概率非常?。到y(tǒng)也即刻鎖定Ren按鈕，對應的兩個（或兩個以上）的LD燈點亮（這就是用多個燈管代替單個鈴音作為報警的優(yōu)勢），但是數碼管Who顯示“00”，H有信號輸出至“時間控制系統(tǒng)”致使其停止倒計時。3) 軟件設計：完整程序如下： 搶答控制部分：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL; ENTITY QIANGDA ISPORT(Ren: IN STD_LOGIC_VECTOR(6 downto 0);-七人搶答信號定義LCD,CLR,CLK: IN STD_LOGIC;-使能端、主持人復位（開始）和時鐘信號定義H:OUT STD_LOGIC;Who: OUT STD_LOGIC_VECTOR(3 downto 0);-顯示輸出信號定義LD: OUT STD_LOGIC_VECTOR(6 DOWNTO 0);-編號燈信號定義 END QIANGDA;ARCHITECTURE st OF QIANGDA ISSIGNAL G:STD_LOGIC_VECTOR(6 downto 0);-變量信號定義BEGINPROCESS (Ren,CLK,CLR,LCD)BEGIN IF CLR=1 THEN G=0000000;LD=0000000;H=0; -判斷復位是否按下 ELSIF (CLKEVENT AND CLK=1)THEN -判斷時鐘上升沿 IF LCD=0 THEN -未到15秒仍可搶答IF(Ren(0)=1)AND NOT(G(1)=1 OR G(2)=1-判斷此號回答者是否最先搶答 OR G(3)=1 OR G(4)=1 OR G(5)=1 OR G(6)=1)THEN G(0)=1;LD(0)=1;END IF;-若為肯定，對應編號燈亮，回答權給此人IF(Ren(1)=1)AND NOT(G(2)=1 OR G(3)=1 -判斷此號回答者是否最先搶答 OR G(4)=1 OR G(5)=1 OR G(6)=1 OR G(0)=1)THEN G(1)=1;LD(1)=1; END IF;-若為肯定，對應編號燈亮，回答權給此人IF(Ren(2)=1)AND NOT(G(1)=1 OR G(3)=1-判斷此號回答者是否最先搶答 OR G(4)=1 OR G(5)=1 OR G(6)=1 OR G(0)=1)THEN G(2)=1;LD(2)=1;END IF;-若為肯定，對應編號燈亮，回答權給此人IF(Ren(3)=1)AND NOT(G(1)=1 OR G(2)=1-判斷此號回答者是否最先搶答 OR G(4)=1 OR G(5)=1 OR G(6)=1 OR G(0)=1)THEN G(3)=1;LD(3)=1;END IF; -若為肯定，對應編號燈亮，回答權給此人IF(Ren(4)=1)AND NOT(G(1)=1 OR G(2)=1-判斷此號回答者是否最先搶答 OR G(3)=1 OR G(5)=1 OR G(6)=1 OR G(0)=1)THEN G(4)=1;LD(4)=1;END IF; -若為肯定，對應編號燈亮，回答權給此人IF(Ren(5)=1)AND NOT(G(1)=1 OR G(2)=1-判斷此號回答者是否最先搶答 OR G(3)=1 OR G(4)=1 OR G(6)=1 OR G(0)=1)THEN G(5)=1;LD(5)=1;END IF; -若為肯定，對應編號燈亮，回答權給此人IF(Ren(6)=1)AND NOT(G(1)=1 OR G(2)=1-判斷此號回答者是否最先搶答 OR G(3)=1 OR G(4)=1 OR G(5)=1 OR G(0)=1)THEN G(6)=1;LD(6)=1;END IF; -若為肯定，對應編號燈亮，回答權給此人H Who Who Who Who Who Who WhoWho0 AND H=0) THEN CNT=CNT-1; -倒計時 ELSIF(MIAOEVENT AND MIAO=1) THEN -判斷秒時鐘信號上升沿 ELSE LCDSECSECSECSECSECSECSECSECSECSECSECSECSECSECSEC SEC=00000000;-0END CASE;END PROCESS;END st; 上圖為硬件測試管腳鎖定圖 4) 仿真結果分析: 右圖體現(xiàn)出了倒計時15秒后報警燈LCD點亮，并停止搶答(即搶答無效)。其中SEC顯示為從21倒計到16后才從9倒計到0是因為從8位二進制直接轉換為十進制和由四線數碼管經譯碼器分別轉換為兩位十進制之間的區(qū)別。七、心得體會通過這次對搶答器的設計與實踐，讓我了解了程序的設計和設計的程序，也讓我了解了關于搶答器的基本原理與設計理念，要設計一個電路總要先經仿真。本實驗通過EDA軟件muxlus2的實現(xiàn)，讓我對VHDL語言有了更深層次的了解，所以說，坐而言不如立而行，對于這些電路還是應該自己動手實際操作才會有深刻理解。通過這次設計，進一步加深了對EDA的了解，讓我對它有了更加濃厚的興趣。特別是當每一個子模塊編寫調試成功時，心里特別的高興。通過這次課程設計使我懂得了理論與實際相結合是很重要的，只有理論知識是遠遠不夠的，只有把所學的理論知識與實踐相結合起來，從理論中得出結論，才能真正為社會服務，從而提高自己的實際動手能力和獨立思考的能力。在設計的過程中遇到問題，可以說得是困難重重，這畢竟第一次做的，難免會