EDA技術實驗指導.doc

此文檔收集于網(wǎng)絡，如有侵權，請聯(lián)系網(wǎng)站刪除實驗一 Quartus文本輸入法設計組合邏輯電路 （1）實驗目的：熟悉Quartus的VHDL文本設計流程全過程，學習簡單組合邏輯電路的設計、仿真和硬件測試。（2）實驗內(nèi)容：.利用Quartus完成2選1多路選擇器的文本編輯輸入、編譯和仿真測試，給出仿真波形分析說明?！緟⒖汲绦颉浚篍NTITY mux21a IS PORT ( a, b, s: IN BIT; y : OUT BIT );END ENTITY mux21a;ARCHITECTURE one OF mux21a ISBEGIN PROCESS (a,b,s) BEGINIF s =0 THEN y = a ; ELSE y LED7S NULL ; END CASE ; END PROCESS ;END ;提示：仿真時可用輸入總線的方式給出輸入信號仿真數(shù)據(jù)，仿真波形示例圖如圖4-2所示。圖4-2 7段譯碼器仿真波形.引腳鎖定及硬件測試。建議選用實驗電路模式6，用數(shù)碼管8顯示譯碼輸出（PIO46-PIO40）,鍵8、鍵7、鍵6和鍵5四位控制輸入數(shù)據(jù)，對譯碼器的工作性能進行硬件測試。（4）實驗報告1. 給出實驗的完整程序，說明程序中各語句的含義及其整體功能。2. 給出實驗的時序仿真波形報告及其分析說明。3. 給出實驗的硬件測試過程及結果的說明。實驗五 數(shù)控分頻器的設計（1）實驗目的：學習數(shù)控分頻器的設計方法。（2）實驗原理：數(shù)控分頻器的功能就是當在輸入端給定不同輸入數(shù)據(jù)時，將對輸入的時鐘信號有不同的分頻比，數(shù)控分頻器可用計數(shù)值可并行預置的加法計數(shù)器設計實現(xiàn)。（3）實驗內(nèi)容：. 用VHDL設計一個數(shù)控分頻器，利用Quartus進行編輯輸入、編譯及時序仿真。仿真時輸入不同的預置值D，給出如圖5-1的時序波形。圖5-1 當給出不同輸入值D時，F(xiàn)OUT輸出不同頻率(CLK周期=50ns).引腳鎖定及硬件測試。建議選擇實驗電路模式1，鍵2和鍵1負責輸入8位預置數(shù)D(PIO7-PIO0)；CLK由clock0輸入，頻率選65536Hz或更高(確保分頻后落在音頻范圍)；輸出FOUT接揚聲器(SPKER)。編譯下載后進行硬件測試：改變鍵2/鍵1的輸入值，可聽到不同音調(diào)的聲音。（4）實驗報告：1根據(jù)圖5-1的波形提示，分析參考程序中的各語句功能、設計原理及邏輯功能，說明進程P_REG和P_DIV的作用。2 給出時序仿真波形報告及其分析說明。3給出硬件測試的過程及結果的分析說明。【參考程序】LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY DVF IS PORT ( CLK : IN STD_LOGIC; D : IN STD_LOGIC_VECTOR(7 DOWNTO 0); FOUT : OUT STD_LOGIC );END;ARCHITECTURE one OF DVF IS SIGNAL FULL : STD_LOGIC;BEGIN P_REG: PROCESS(CLK) VARIABLE CNT8 : STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN IF CLKEVENT AND CLK = 1 THEN IF CNT8 = 11111111 THEN CNT8 := D; -當CNT8計數(shù)計滿時，輸入數(shù)據(jù)D被同步預置給計數(shù)器CNT8 FULL = 1; -同時使溢出標志信號FULL輸出為高電平 ELSE CNT8 := CNT8 + 1; FULL = 0; END IF; END IF; END PROCESS P_REG ; P_DIV: PROCESS(FULL) VARIABLE CNT2 : STD_LOGIC; BEGIN IF FULLEVENT AND FULL = 1 THEN CNT2 := NOT CNT2; -如果溢出標志信號FULL為高電平，D觸發(fā)器輸出取反 IF CNT2 = 1 THEN FOUT = 1; ELSE FOUT = 0; END IF; END IF; END PROCESS P_DIV ;END;附錄一 GW48EDA系統(tǒng)實驗電路結構圖信號名與芯片引腳對照表結構圖上的信號名EP1K100QC208EP20K200/300EQC240EP1K30/20/50TQC144EP1C3T144引腳號引腳名稱引腳號引腳名稱引腳號引腳名稱引腳號引腳名稱PIO07I/O224I/O08I/O01I/O0PIO18I/O225I/O19I/O12I/O1PIO29I/O226I/O210I/O23I/O2PIO311I/O231I/O312I/O34I/O3PIO412I/O230I/O413I/O45I/O4PIO513I/O232I/O517I/O56I/O5PIO614I/O233I/O618I/O67I/O6PIO715I/O234I/O719I/O710I/O7PIO817I/O235I/O820I/O811DPCLK1PIO918I/O236I/O921I/O932VREF2B1PIO1024I/O237I/O1022I/O1033I/O10PIO1125I/O238I/O1123I/O1134I/O11PIO1226I/O239I/O1226I/O1235I/O12PIO1327I/O2I/O1327I/O1336I/O13PIO1428I/O3I/O1428I/O1437I/O14PIO1529I/O4I/O1529I/O1538I/O15PIO1630I/O7I/O1630I/O1639I/O16PIO1731I/O8I/O1731I/O1740I/O17PIO1836I/O9I/O1832I/O1841I/O18PIO1937I/O10I/O1933I/O1942I/O19PIO2038I/O11I/O2036I/O2047I/O20PIO2139I/O13I/O2137I/O2148I/O21PIO2240I/O16I/O2238I/O2249I/O22PIO2341I/O17I/O2339I/O2350I/O23PIO2444I/O18I/O2441I/O2451I/O24PIO2545I/O20I/O2542I/O2552I/O25PIO26113I/O131I/O2665I/O2667I/O26PIO27114I/O133I/O2767I/O2768I/O27PIO28115I/O134I/O2868I/O2869I/O28PIO29116I/O135I/O2969I/O2970I/O29PIO30119I/O136I/O3070I/O3071I/O30PIO31120I/O138I/O3172I/O3172I/O31PIO32121I/O143I/O3273I/O3273I/O32PIO33122I/O156I/O3378I/O3374I/O33PIO34125I/O157I/O3479I/O3475I/O34PIO35126I/O160I/O3580I/O3576I/O35PIO36127I/O161I/O3681I/O3677I/O36PIO37128I/O163I/O3782I/O3778I/O37PIO38131I/O164I/O3883I/O3883I/O38PIO39132I/O166I/O3986I/O3984I/O39PIO40133I/O169I/O4087I/O4085I/O40PIO41134I/O170I/O4188I/O4196I/O41PIO42135I/O171I/O4289I/O4297I/O42PIO43136I/O172I/O4390I/O4398I/O43PIO44139I/O173I/O4491I/O4499I/O44PIO45140I/O174I/O4592I/O45103I/O45PIO46141I/O178I/O4695I/O46105I/O46PIO47142I/O180I/O4796I/O47106I/O47PIO48143I/O182I/O4897I/O48107I/O48PIO49144I/O183I/O4998I/O49108I/O49PIO60202I/O223I/O60137I/O60131I/O60PIO61203I/O222I/O61138I/O61132I/O61PIO62204I/O221I/O62140I/O62133I/O62PIO63205I/O220I/O63141I/O63134I/O63PIO64206I/O219I/O64142I/O64139I/O64PIO65207I/O217I/O65143I/O65140I/O65PIO66208I/O216I/O66144I/O66141I/O66PIO6710I/O215I/O677I/O67142I/O67PIO6899I/O197I/O68119I/O68122I/O68PIO69100I/O198I/O69118I/O69121I/O69PIO70101I/O200I/O70117I/O70120I/O70PIO71102I/O201I/O71116I/O71119I/O71PIO72103I/O202I/O72114I/O72114I/O72PIO73104I/O203I/O73113I/O73113I/O73PIO74111I/O204I/O74112I/O74112I/O74PIO75112I/O205I/O75111I/O75111I/O75PIO7616I/O212I/O7611I/O76143I/O76PIO7719I/O209I/O7714I/O77144I/O77PIO78147I/O206I/O78110I/O78110I/O78PIO79149I/O207I/O79109I/O79109I/O79SPKER148I/O184I/O99I/O50129I/OCLK0182I/O185I/O126INPUT193I/OCLK2184I/O181I/O54INPUT317I/OCLK578I/O151CLKIN56I/O5316I/OCLK980I/O154CLKIN124GCLOK292I/O附錄二 實驗電路結構圖 1實驗電路信號資源符號圖說明結合附圖2-1，以下對實驗電路結構圖中出現(xiàn)的信號資源符號功能作出一些說明： (1）附圖2-1a是16進制7段全譯碼器，它有7位輸出，分別接7段數(shù)碼管的7個顯示輸入端：a、b、c、d、e、f和g；它的輸入端為D、C、B、A，D為最高位，A為最低位。例如，若所標輸入的口線為PIO1916，表示PIO19接D、18接C、17接B、16接A。 (2）附圖2-1b是高低電平發(fā)生器，每按鍵一次，輸出電平由高到低、或由低到高變化一次，且輸出為高電平時，所按鍵對應的發(fā)光管變亮，反之不亮。 (3）附圖2-1c是16進制碼（8421碼）發(fā)生器，由對應的鍵控制輸出4位2進制構成的1位16進制碼，數(shù)的范圍是00001111，即H0至HF。每按鍵一次，輸出遞增1，輸出進入目標芯片的4位2進制數(shù)將顯示在該鍵對應的數(shù)碼管上。 (4）直接與7段數(shù)碼管相連的連接方式的設置是為了便于對7段顯示譯碼器的設計學習。以圖NO.2為例，如圖所標“PIO46-PIO40接g、f、e、d、c、b、a”表示PIO46、PIO45.PIO40分別與數(shù)碼管的7段輸入g、f、e、d、c、b、a相接。附圖2-1 實驗電路信號資源符號圖 (5）附圖2-1d是單次脈沖發(fā)生器。每按一次鍵，輸出一個脈沖，與此鍵對應的發(fā)光管也會閃亮一次，時間20ms。 (6）實驗電路結構圖NO.5、NO.5A、NO.5B、NO.5C和NO.5D是同一種電路結構，只不過是為了清晰起見，將不同的接口方式分別畫出而已。由此可見，它們的接線有一些是重合的，因此只能分別進行實驗，而實驗電路結構圖模式都選“5”。 （7）附圖2-1e是琴鍵式信號發(fā)生器，當按下鍵時，輸出為高電平，對應的發(fā)光管發(fā)亮；當松開鍵時，輸出為高電平，此鍵的功能可用于手動控制脈沖的寬度。具有琴鍵式信號發(fā)生器的實驗結構圖是NO.3。2 各實驗電路結構圖特點與適用范圍簡述 （1）結構圖NO.0：目標芯片的PIO19至PIO44共8組4位2進制碼輸出，經(jīng)7段譯碼器可顯示于實驗系統(tǒng)上的8個數(shù)碼管。鍵1和鍵2可分別輸出2個四位2進制碼。一方面這四位碼輸入目標芯片的PIO11PIO8和PIO15PIO12，另一方面，可以觀察發(fā)光管D1至D8來了解輸入的數(shù)值。例如，當鍵1控制輸入PIO11PIO8的數(shù)為HA時，則發(fā)光管D4和D2亮，D3和D1滅。電路的鍵8至鍵3分別控制一個高低電平信號發(fā)生器向目標芯片的PIO7至PIO2輸入高電平或低電平，揚聲器接在“SPEAKER”上，具體接在哪一引腳要看目標芯片的類型，這需要查附錄3。如目標芯片為FLEX10K10，則揚聲器接在“3”引腳上。目標芯片的時時鐘輸入未在圖上標出，也需查閱附錄3。例如，目標芯片為XC95108，則輸入此芯片的時鐘信號有CLOCK0至CLOCK10，共11個可選的輸入端，對應的引腳為65至80。具體的輸入頻率，可參閱附錄1的第三節(jié)。此電路可用于設計頻率計，周期計，計數(shù)器等。 (2）結構圖NO.1：適用于作加法器、減法器、比