《數字電路》復習題解讀.doc

2013年數字電路復習題一、填空題1、有一數碼10010011，作為自然二進制數時，它相當于十進制數 ，作為8421BCD碼時，它相當于十進制數 。2、（ ）（ ）3、三態(tài)門的輸出端有 、 和 三種狀態(tài)。4、（101011.1101）2=（ 53.64 ）8=（ 2B.D ）16=（ 43.8125 ） 10。5、將2004個“1”異或起來得到的結果是_0_。6、已知某函數，該函數的反函數= 。7、74LS138是3線8線譯碼器，譯碼為輸出低電平有效，若輸入為=110時，輸出 應為 。8、兩片中規(guī)模集成電路10進制計數器串聯后，最大計數容量為 100 進制。9、某計數器的輸出波形如下圖所示，該計數器是 六 進制計數器。10、驅動共陽極七段數碼管的譯碼器的輸出電平為 低 有效。11、將一個包含有32768個基本存儲單元的存儲電路設計16位為一個字節(jié)的ROM。該ROM有 15 根地址線，有 16 根數據讀出線。12、 為構成40968的RAM，需要 4 片10248的RAM，擴展方式為字擴展時，需要增加 2 根地址線。 13、在決定一事件結果的所有條件中只要有一個或一個以上滿足時結果就發(fā)生，9、 這種條件和結果的邏輯關系是 或 邏輯。14、由與非門構成的基本RS觸發(fā)器中，當，時，其輸出狀態(tài)為 0 。 15、當七段數碼顯示器各發(fā)光二極管的公共端接正電源VCC時，這種接法稱為共 _極接法。此時，若要顯示5字，則字中，各段驅動電平如下： 為高電平， 為低電平。16、由555定時器構成的三種電路中， 和 單穩(wěn)態(tài)觸發(fā)器 是脈沖的整形電路。17、74LS138是3線8線譯碼器，譯碼為輸出低電平有效，若輸入為=110時，輸出 應為 。18. 按照電路結構和工作特點不同，觸發(fā)器有 基本觸發(fā)器 、 同步觸發(fā)器 、 邊沿觸發(fā)器 之分。19、由D觸發(fā)器組成的四位數碼寄存器，清零后，輸出端Q3Q2Q1Q0= 0000 ，若輸入端D3D2D1D0=1001，當CP有效沿出現時，輸出端Q3Q2Q1Q0= 1001 。20、JK觸發(fā)器的特征方程是 ，D觸發(fā)器的特征方程是 。21下圖所示的電路中各輸出端的邏輯表達式為 ； ； 。 二、選擇題：1、為實現“線與”邏輯功能，應選用_。（A）與非門（B）與門 （C）集電極開路（OC）門 （D）三態(tài)門2、下圖所示邏輯電路為_。（A）“與非”門（B） “與”門（C）“或”門（D） “或非”門3、在下列邏輯部件中，屬于組合邏輯電路的是_b_。（A）計數器（B） 數據選擇器（C）寄存器 （D） 觸發(fā)器?4、函數F(A,B,C)=AB+BC+AC的最小項表達式為_b_。（A）F(A,B,C)=m（0，2，4） （B）F(A,B,C)=m（3，5，6，7）（C）F(A,B,C)=m（0，2，3，4）（D）F(A,B,C)=m（2，4，6，7）5、邏輯函數F=AB+BC的最小項表達式為 c （A）F=m2+m3+m6 （B）F=m2+m3+m7（C）F=m3+m6+m7 （D）F=m3+m4+m76、有一個左移移位寄存器，當預先置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數據的移位過程是_a_。（A）1011-0110-1100-10000000（B）1011-0101-0010-0001-0000（C）1011-1100-1101-1110-1111 （D）1011-1010-1001-100001117、8線3線優(yōu)先編碼器的輸入為，當優(yōu)先級別最高的有效時，且輸出低電平有效，其輸出的值是_c_。（A）111 （B）10 （C）000 （D）1018、某計數器的狀態(tài)轉換圖如下，其計數的容量為_b_。000001010011100101110111（A）八 （B）五 （C）四 （D）三9、已知某觸發(fā)的特性表如下（A、B為觸發(fā)器的輸入）其輸出信號的邏輯表達式為_C_。AB說明00Qn保持010置0101置111Qn翻轉（A）Qn+1 A （B） （C） （D） B10、某電路的輸入波形 和輸出波形如下圖所示，則該電路為_c_。 （A）施密特觸發(fā)器 （B）反相器 （C）單穩(wěn)態(tài)觸發(fā)器 （D）JK觸發(fā)器 11、只能按地址讀出信息，而不能寫入信息的存儲器為_b_。（A）RAM （B）ROM（C）PROM （D）EPROM 構成4位寄存器應選用 b 個觸發(fā)器。（A）2（B）4（C）6（D）812、有八個觸發(fā)器的二進制計數器，它們最多有 c 種計數狀態(tài)。（A）8； （B）16； （C）256； （D）6413、如下圖所示是集成異步二五十進制計數器，用它構成8421碼十進制計數器時，需使 a （A）；排序：，。（B），；排序：，。（C）；排序：，。（D）；排序：，。14、相同計數模的異步計數器和同步計數器相比，一般情況下 a (A)驅動方程簡單 (B)使用觸發(fā)器的個數少 (C)工作速度快 (D)以上說法都不對15、測得某邏輯門輸入A、B和輸出F的波形如下圖，則F(A，B)的表達式是(A)F=AB (B)F=A+B (C) (D) ?16、Moore和Mealy型時序電路的本質區(qū)別是 a (A)沒有輸入變量 (B)當時的輸出只和當時電路的狀態(tài)有關，和當時的輸入無關 (C)沒有輸出變量 (D)當時的輸出只和當時的輸入有關，和當時的電路狀態(tài)無關?17、n級觸發(fā)器構成的環(huán)形計數器，其有效循環(huán)的狀態(tài)數為 a (A)n個 (B)2n個 (C)2n-1個 (D) 2n個18、已知某電路的真值表如下表所示，該電路的邏輯關系是_c_。A B CFA B CF0 0 00 0 10 1 00 1 101011 0 01 0 11 1 01 1 10111(A)F=C (B)F=ABC (C)F=AB+C (D)19、函數的反函數是_b_。(A) (B)(C) (D)20、具有“置0” 、“置1” 、“保持原狀” 、“狀態(tài)翻新” ，被稱為全功能的觸發(fā)器的是 c 。A、D觸發(fā)器B、T觸發(fā)器C、JK觸發(fā)器D、同步RS觸發(fā)器21、下列幾種TTL電路中，輸出端可實現線與功能的電路是_d_。（A）或非門 （B）與非門 （C）異或門 （D）OC門 22、在邏輯函數中的卡諾圖化簡中，若被合并的最小項數越多（畫的圈越大），則說明化簡后_c_。 (A)乘積項個數越少 (B)實現該功能的門電路少 (C)該乘積項含因子少 (D)乘積項和乘積項因子兩者皆少23、 設下圖中所有觸發(fā)器的初始狀態(tài)皆為0，找出圖中觸發(fā)器在時鐘信號作用下,輸出電壓波形恒為0的是：_c_。 （A） （B） （C） （D）24、在下列邏輯部件中，屬于組合邏輯電路的是_b_。（A） 計數器 （B） 數據選擇器（C） 寄存器 （D） 觸發(fā)器?25、能實現串行數據變換成并行數據的是： c 。A、編碼器 B、譯碼器 C、移位寄存器D、二進制計數器26、下列哪個不能用555電路構成：_d_。（A）施密特觸發(fā)器 （B）單穩(wěn)態(tài)觸發(fā)器（C）多諧振蕩器（D）晶體振蕩器三、選擇題1、邏輯變量的取值，1比0大。（ 0 ）2、邏輯函數化簡后的結果是唯一的。（ 0）3、若邏輯方程AB=AC成立，則B=C成立。（ 0 ） 4、一個邏輯函數的全部最小項之積恒等于1。（ 0 ）5、一個邏輯函數的對偶式只是將邏輯函數中的原變量換成反變量，反變量換成 原變量。（0 ）?6、八路數據分配器的地址輸入（選擇控制）端有8個。（ 0 ）?7、因為邏輯表達式A+B+AB=A+B成立，所以AB=0成立。（0 ）?8、利用反饋歸零法獲得N進制計數器時，若為異步置零方式，則狀態(tài)SN只是短 暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（ 1 ）9、在時間和幅度上都斷續(xù)變化的信號是數字信號，語音信號不是數字信號。（ 1 ）10、約束項就是邏輯函數中不允許出現的變量取值組合，用卡諾圖化簡時，可將 約束項當作1，也可當作 0。（ 1 ）11、時序電路不含有記憶功能的器件。（ 0 ）12、計數器除了能對輸入脈沖進行計數，還能作為分頻器用。（ 1 ）13、優(yōu)先編碼器只對同時輸入的信號中的優(yōu)先級別最高的一個信號編碼。 （1 ） 14、編碼器可以構成函數發(fā)生器。（ 0）15、CMOS與非門的未用輸入端應連在高電平上。（ 1 ） ?16、計數模為2n的扭環(huán)形計數器所需的觸發(fā)器為n個。（ 1 ） 17、Mealy型時序電路的輸出只與當前的外部輸入有關。（ 0 ）18、組合邏輯電路其特點是功能上無記憶，結構上無反饋。（1 ）19、用數據選擇器可實現時序邏輯電路。（ 0 ）20、RS觸發(fā)器的約束條件RS=0表示不允許出現R=S=1的輸入。（1 ）21、主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同。（ 1 ）22、由兩個TTL或非門構成的基本RS觸發(fā)器，當R=S=0時，觸發(fā)器的狀態(tài)為不定。（ 0 ）23、 卡諾圖方格中1所對應的最小項之和組成原函數。（ 1 ）24、當時序邏輯電路存在無效循環(huán)時，該電路不能自啟動。（ 1 ）25、雙向移位寄存器電路中沒有組合邏輯電路。（0 ）26、集電極開路門有高電平、低電平、高阻等狀態(tài)。（ 0 ）27、鎖存器是克服了空翻的寄存器。（ 0 ）28、或非門組成的RS觸發(fā)器的約束條件是RS=0。（ 1 ）29、單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間的長短取決于外界觸發(fā)脈沖的頻率和幅度。 （0 ）30、D/A轉換器的位數越多，能夠分辨的最小輸出電壓變化量就越小。（ 1 ） 四、計算與分析1、化簡下列邏輯函數為最簡與或表達式：（1）（2） 2、對下列Z函數要求：（1）列出真值表；（2）用卡諾圖化簡；（3）畫出化簡后的邏輯圖。Z= BC=0（）真值表 (2)卡諾圖化簡（3)邏輯圖3、用卡諾圖化簡下面函數，求出它的最簡與或表達式：4、在CMOS電路中有時采用圖 (a)(b)所示的擴展功能用法，試分析各圖的邏輯功能，寫出Y1Y2的邏輯式。已知電源電壓VDD=10V，二極管的正向導通壓降為0.7V。 5、圖（2）和圖（3）都是CMOS門電路，寫出,的表達式。 6、如下圖所示的電路，其中74151是“8選1”數據選擇器；試進行如下的組合邏輯電路分析。(1) 寫出該電路的邏輯表達式Y(A,B,C,D)；(2) 將該邏輯表達式化簡為最簡“與或”表達式；(3) 設：根據應用的情況，還存在著無關項集合，利用這些無關項對邏輯函數進行化簡，請以“與非與非”形式寫出化簡后的結果。7、分析下圖所示電路： 1） 試寫出8選1數據選擇器的輸出函數式；2） 畫出A2、A1、A0從000111連續(xù)變化時，Y的波形圖； 8、分析圖時序電路的邏輯功能，寫出電路的驅動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉換圖，說明電路能否自啟動。9、分析如下圖所示電路的功能，寫出驅動方程、時鐘方程、狀態(tài)方程，畫出狀態(tài)轉換圖，并判別是同步還是異步電路?10、74LS161是4位二進制加法計數器，其邏輯功能表如下，試分析下列電路是幾進制計數器，并畫出其狀態(tài)圖。（ 74LS161采用異步清零，同步置數）74LS161邏輯功能表CTPCTTCPQ3 Q2 Q1 Q001111011101010 0 0 0D3 D2 D1 D0Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0 加法計數CR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO74LS161CPCP&“1”“1”“1”五、畫圖：1、已知D觸發(fā)器各輸入端的波形如圖所示，試畫出端的波形。 2、圖（1）中的電路由CMOS門電路構成，寫出P的表達式，并畫出對應A、B、C的P波形。3、如下圖所示為由邊沿D觸發(fā)器構成的電路圖，設觸發(fā)器的初始狀態(tài)=00，確定 及在時鐘脈沖CP作用下的波形。 4、時序邏輯電路如下圖所示。(1) 判斷電路是同步電路還是異步電路； （2）寫出驅動方程；（3）寫出狀態(tài)方程；（4）觸發(fā)器的初始狀態(tài)為0，已知CP和X的波形，畫出Q1和Q2的波形。（4分）5、圖（a）中CP的波形如圖（b）所示。要求： （1）寫出觸發(fā)器次態(tài)的最簡函數表達式和、的輸出方程。（4分） （2）在圖（b）中畫出Q、和的波形（設=0）（6分）圖（b）圖（a）6、已知D觸發(fā)器各輸入端的波形如圖所示，試畫出端的波形。 7、由555定時器構成的電路如下圖所示，其中、?；卮鹣铝袉栴}：說明由555定時器構成的電路名稱。(3分)如果輸入信號如圖(b)所示，畫出電路輸出uo的波形。(7分） （a) (b) 六、電路設計1、試用3線8線譯碼器74LS138和門電路實現下列函數。 Z（A、B、C）=AB+C STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138 2、設計一個可控多數信號的判斷電路：該電路有