組員961515林依汶961545溫倩苓教授林榮彬老師.ppt_第1頁
組員961515林依汶961545溫倩苓教授林榮彬老師.ppt_第2頁
組員961515林依汶961545溫倩苓教授林榮彬老師.ppt_第3頁
組員961515林依汶961545溫倩苓教授林榮彬老師.ppt_第4頁
組員961515林依汶961545溫倩苓教授林榮彬老師.ppt_第5頁
已閱讀5頁，還剩5頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

教育部主辦 九十八學年度大學校院 積體電路電腦輔助設計軟體製作競賽 Isolation Cell Insertion for Low Power Design,組員: 961515 林依汶 961545 溫倩苓 教授: 林榮彬 老師,目標,以保護訊號能完整進入及輸出,Input & Output,Input: Gate level Verilog netlist file(.v) Power intent file(.spec) Cell library(.map) Output: Gate level Verilog netlist file(.v) Info. of Isolation cell file(.map),題目介紹,透過intent file找到插入點:,最佳化:,PDB,DEF,DEF,實作方法,流程圖,Part 1,輸出結(jié)果,測試成果,Thank you for your listening!,

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論