基于FPGA的高速數據采集卡的設計畢業(yè)設計

本科畢業(yè)設計說明書基于 FPGA 的高速數據采集卡的設計 DESIGN OF HIGH-SPEED DATA ACQUISITION CARD BASED ON FPGA學院（部）： 電氣與信息工程學院 專業(yè)班級： 學生姓名： 指導教師： 年 月 日基于 FPGA 的高速數據采集卡的設計摘 要論文還從宏觀和微觀兩個方面來分析數據采集卡的各個組成部分。從宏觀上分析了采集系統(tǒng)中各個芯片間的數據流向、速度匹配和具體通信方式的選擇等問題。使用乒乓機制降低了數據處理的速度，來降低 FPGA 中的預處理難度，使 FPGA 處理時序余量更加充裕。在 ARM 與 FPGA 通信方式上使用 DMA 傳輸，大大提高了數據傳輸的速率，并解放了后端的 ARM 處理器。設計從宏觀上優(yōu)化數據傳輸的效率，充分發(fā)揮器件的性能，并提出了一些改進系統(tǒng)性能的方案。從微觀實現上，數據是從前端數據調理電路進入 AD 轉換器，再由 FPGA 采集 AD 轉換器輸出的數據，后經過數據的觸發(fā)、成幀等預處理，預處理后的數據再傳輸給后端的 ARM 處理器，最后由 ARM 處理器送給 LCD 顯示。微觀實現的過程中遇到了很多問題，主要是在 AD 數據的采集和采集數據的傳輸上。在后期的系統(tǒng)調試中遇到了采集數據錯位、ARM 與 FPGA 通信效率低下，還有 FPGA 中預處理時序緊張等問題，通過硬件軟件部分的修改，問題都得到一定程度的解決。 在整個數據采集卡的設計過程中還遇到高速 PCB 設計、硬件設計可靠性、設計冗余性和可擴展性等問題，這些都是硬件設計中的需要考慮和重視的問題，在論文的最后一章有詳細論述。 關鍵詞：高速數據采集,觸發(fā),高速PCB設計,高速ADC安徽理工大學畢業(yè)設計DESIGN OF HIGH-SPEED DATA ACQUISITION CARD BASED ON FPGAABSTRACTDate acquisition is the premise of measure, the foundation of analysis and the beginning of cognition. Most precise device is based on the date acquisition. With the development of the electronic and digital technology, the speed of date transmission and the calculation of CPU are faster and faster; therefore the requirements of data acquisition and processing are more severe than before. This paper analyzes the system from Macro-and micro respect. From the macro point of view it analyzes data flowing, speed matching and the selection of specific means of communication of acquisition system and so on. We adapt ping-pong mechanism to reduce the speed of analyzing data and pre-difficult of FPGA which lead to the ease of processing Timing Margin of FPGA. DMA transfer is used as communication between ARM and FPGA which improve data transmission rates, and liberate the back-end ARM processor. From the micro point of view, data enter into the A/D converter from the front-end conditioning circuitry, FPGA collecting data on the output of A/D converter and go through the pre-operation of triggering and framing of data. After these operations, data are transmitted to the back-end of the ARM processor and then display on the LCD. A lot of difficult exited in the successful operation in the micro respect which is mainly about A/D data collection and the of transmission data. All of these issues have been settled by the revising of hardware and software. KEYWORDS：High-speed Data Acquisition, Triggering, High-speed 安徽理工大學畢業(yè)設計PCB High-speed, A/D converter1 緒 論1.1 引言 數計算機技術在飛速發(fā)展，微機應用日益普及深入，微機在通信、自動化、工業(yè)自動控制、電子測量、信息管理和信息系統(tǒng)等方面得到廣泛的應用。在冶金、化工、醫(yī)學和電器性能測試等許多應用場合需要同時對多通道快變的模擬信號進行采集、預處理、暫存和向上位機傳送，再由上位機進行數據分析處理、自動報表生成、信號波形顯示和輸出打印等處理。隨著大規(guī)模集成電路技木的迅速發(fā)展，微處理器、存儲器、輸入輸出等外圍接口器件的性能不斷提高，體積越來越小，價格越來越低，使數據采集器不斷向智能化、小型化發(fā)展，使智能化儀器的研制已經成為當今研制的主要方向。模擬儀器存在輸出動態(tài)范圍小，對大動態(tài)信號處理線性差，因而精度低、信號不可記錄等缺點。在模擬電子技術領域中，由于使用了包括模數轉換器件在內的數字器件，因而在精度、簡化電路結構、靈活、方便等方面取得很大的進步。模擬技術和數字技術混合運用以綜合發(fā)揮兩者的優(yōu)勢己是電子技術發(fā)展的必然趨勢。而且微處理器由于價格越來越低，功能也不斷增強。以數字化儀器為主的數據采集處理技術越來越廣泛地應用于工業(yè)過程控制及實時觀察工業(yè)生產的動態(tài)及趨勢。傳統(tǒng)獲取現場數據的方法，效率低、誤差大、難以輸入計算機。而數據采集器是一種具有現場實時數據采集、處理功能的自動化設備，它具備實時采集、自動存儲、即時顯示、即時反饋、自動處理、自動傳輸等功能。安徽理工大學畢業(yè)設計為現場數據的真實性、有效性、即時性、可用性提供了保證，并能方便輸入計算機，已廣泛應用在工業(yè)、農業(yè)、商業(yè)、交通、物流、倉儲等行業(yè)。1.2 數據采集與處理系統(tǒng)概述 數據采集與處理系統(tǒng)的任務，就是采集傳感器輸出的模擬信號并轉換成計算機能識別的數字信號，送進計算機處理、存儲、傳輸和顯示，以便實現對某些物理量的監(jiān)視；其中一部分數據還將被生產過程中的計算機控制系統(tǒng)用來控制某些物理量。隨著計算機技木的飛速發(fā)展和普及，數據采集系統(tǒng)也迅速地得到應用。在生產過程中，應用這一系統(tǒng)可對生產現場的工藝參數進采集、監(jiān)視和記錄，為提高產品質量、降低成本提供信息和手段。在科學研究中，應用數據采集系統(tǒng)可獲得大量的動態(tài)信息，是研究瞬間物理過程的有力工具也是獲取科學奧秘的重要手段之一?？傊?，不論在哪個應用領域中，數據采集與處理越及時工作效率就越高，取得的經濟效益就越大。數據采集系統(tǒng)性能的好壞，主要取決于它的精度和速度。在保證精度的條件下應有盡可能高的采樣速度，以滿足實時采集、實時處理和實時控制對速度的要求。1.3 數據采集卡主要的性能指標 根據設計要求，本課題研制的數據采集卡主要有以下的技術指標和要求： 1. 單通道模擬輸入，信號最高采樣率為250MSPS； 2. 分辨率：8bits 3. 單通道模擬輸出，14位分辨率，采樣率最高175MSPS；4. 支持電平、上升/下降沿等常見觸發(fā)；5. 支持RS232輸出；6. 八路數字I/O輸出。1.4 本文主要研究工作論文的主要任務是基于FPGA的高速數據采集卡的硬件設計，并且針對具體的方案討論如何提高采集的性能。這一部分在今后的進一步研究中有重要的意義，具體的研究內容如下： 1. 數據采集卡的整體設計方案選擇和芯片選型。 2. 各芯片間數據通信方案選擇，各部分處理速度分析。 安徽理工大學畢業(yè)設計3. 高速PCB設計與調試。 4. 前端采集與FPGA預處理，整個系統(tǒng)的邏輯控制。 5. 高速DAC內部寄存器配置，控制模擬數據輸出。 2 系統(tǒng)設計概述和主要器件選型2.1 系統(tǒng)設計方案整個系統(tǒng)是由前端模擬通道、觸發(fā)電路、FPGA 數據采集預處理、數據模擬輸出四部分組成。FPGA 數據采集預處理分為 A/D 數據采集、觸發(fā)控制、幀控制、SDRAM 控制器四個部分，模擬數據經過 A/D 裝換后在 FPGA 中緩沖，緩沖之后使用觸發(fā)控制將采集到的數據分成 512 個數據點組成的數據幀，數據按照幀的順序傳輸，經過 SDRAM 存儲后。具體的數據采集系統(tǒng)的硬件結構圖如下圖 2-1 所示：安徽理工大學畢業(yè)設計圖 2-1 數據采集卡硬件結構圖2.2 ADC 芯片選型A/D轉換器是整個采集系統(tǒng)的核心，系統(tǒng)前端模擬電壓調理電路、 FPGA數據采集和后端的采集控制部分都與A/D直接相關，A/D芯片的選擇不但關系到系統(tǒng)設計的性能，而且直接決定了整板設計的難度?；诰C合考慮我們選用了Analog Device 公司生產的AD9480芯片，AD9480采樣率高達250MSPS、8位轉換精度，同時保持士 0.25LSB優(yōu)良的微分線形誤差(DNL)。該DNL技術指標比具有相同轉換速率的同類IC高兩倍。為了減小系統(tǒng)的功耗，芯片采用3.3 V電源供電，工作時鐘為差動解碼時鐘，內置有基準電壓源和采樣跟蹤保持電路。AD9480支持多路分配的TTL/CMOS輸出邏輯和低電壓差分信號 (LVDS)輸出。在CMOS多路分配模式下， AD9480可以交叉存儲模式或并行模式以半時鐘速率在兩個8bit通道中移動數據。當工作在LVDS輸出模式時，AD9480通過單一輸出通道以全時鐘速率輸出數據，以達到最佳的輸出性能。 由于AD9480在DNL方面的優(yōu)良性能，使其適合運用在數字示波器和網絡分析儀等要求精確明顯輸入信號較小的應用中，同時也適合要求高采樣率和高寬帶寬的應用場合。因此，AD9480是本設計中所需ADC的最佳選擇。 AD9480 的模擬輸入驅動著一個高帶寬的跟蹤保持電路；然后經過一個 8bit 的ADC 內核對其信號進行采樣、量化；最后把量化的數字信號通過 LVDS 輸出。同時內部還包括了一個可以接受 TTL、CMOS、LVPECL 等輸入電平的基準電壓源，以確保 AD9480 更容易的使用。由于 PCB 設計時使用兩層板設計，為了保證輸出信號的回流面積盡可能小，數據輸出和采集時鐘都選擇 LVDS。 2.3 DAC 芯片選型FPGAAD模擬通道 SDRAMPLDAGPIO觸 發(fā) 電 路模 擬 輸 入 時 鐘模 擬 輸 出安徽理工大學畢業(yè)設計為了輸出高性能的模擬信號，DAC采用采樣率高達175M的高速DAC。AD970X系列DAC針對低功耗特性進行了優(yōu)化，同時仍保持出色的動態(tài)性能，適合用于手持便攜式儀器等需要有效地合成寬帶信號的場合。AD9707 精度高達14位 ，采樣率為175MSPS，內部集成邊沿觸發(fā)式輸入鎖存器，1V溫度補償帶隙基準電壓源和自校準功能，使AD9707能提供真14位INL與DNL性能。AD9707還具有共模電位移動能力，當與其他模擬器件連接時無需電平移動電路；并簡化了模擬電路的設計并且降低了小型便攜式設計中的印制電路板面積。AD9707的具體特性如下： 1.低電壓：完整的CMOS DAC操作電壓3.6V-1.7V。3.3V時功耗50mW，1.8V時功耗12mW。DAC滿刻度電流可以為低功耗操作而減小?？梢詾樾菝吆偷綦娔Ｊ教峁┑凸牡目臻e周期。2.自校準：自校準可以正確發(fā)揮AD9707的14-bit INL和DNL 性能。3.二進制補碼支持：數據輸入支持二進制補碼或直接二進制數據編碼。4.靈活的時鐘輸入：可選擇的高速單端、差分 CMOS 時鐘輸入。 支持175MSPS轉換速率。5.設備配置：設備可以通過引腳短接配置，也可以通過SPI控制進行高級編程。6.易與其它元件連接：可調節(jié)的通用輸出模式易于和其他0-1.2V的信號連接。7.片上參考電壓：AD9707 包含一個 1.0V 的內部基準電壓參考。2.4 FPGA 芯片在現代采集系統(tǒng)中 FPGA 往往被用做通信系統(tǒng)的中樞，負責了大量的數據采集和前期處理和控制工作，FPGA 作為系統(tǒng)的中間級主芯片承擔著承前啟后的重大任務。常見的 FPGA 一般由六部分組成，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊 RAM、豐富的布線資源、底層嵌入功能單元和內嵌專用硬核等。1.可編程輸入/輸出單元 大多數FPGA的I/O單元被設計為可編程模式，即通過軟件的靈活配置，可適應不同的電器標準與I/O物理特性；可以調整匹配阻抗特性，上拉下拉電阻；可以調整輸出驅動電流的大小等。 2.基本可編程邏輯單元 FPGA的可編程邏輯單元基本是由查找表（LUT）和寄存器（ Register）組成的。FPGA一般依賴寄存器完成同步時序邏輯設計。一般來說，比較經典的基本可編程單元的配置是一個寄存器加一個查找表。學習底層配置單元的LUT和Register 比率的一個重要意義在于器件選型和規(guī)模估算。器件選型是一個綜合性問題，需要將設計的需要、成本的壓力、規(guī)模、速度等級、時鐘資源、I/O特性、封裝、專用功能模塊等安徽理工大學畢業(yè)設計諸多因素綜合考慮。 3.嵌入式塊RAM 目前大多數FPGA都有內嵌的塊RAM 。嵌入式塊RAM 可以配置為單端口RAM 、雙端口RAM、偽雙端口RAM、CAM 、FIFO等存儲結構。根據設計需求，塊RAM的數量和配置方式也是器件選型的一個重要標準。 4.豐富的布線資源 布線資源連通FPGA內部所有單元，連線的長度和工藝決定著信號在連線上的驅動能力和傳輸速度。根據工藝、長度、寬度和布局位置而劃分為以下不同的等級： 1）全局性的專用布線資源：以完成器件內部的全局時鐘和全局復位/置位的布線；2）長線資源：用以完成器件 Bank 間的一些高速信號和一些第二全局時鐘信號的布線；短線資源：用來完成基本邏輯單元間的邏輯互連與布線； 其他：在邏輯單元內部還有著各種布線資源和專用時鐘、復位等控制信號線。 由于在設計過程中，往往由布局布線器自動根據輸入的邏輯網表的拓撲結構和約束條件選擇可用的布線資源連通所用的底層單元模塊，所以常常忽略布線資源。其實布線資源的優(yōu)化與使用和實現結果有直接關系。 5.底層嵌入功能單元 底層嵌入功能單元的概念比較模糊，這里我們指的是那些通用程度比較高的嵌入式功能模塊，比如PLL（Phase Locked Loop） 、DLL（ Delay Locked Loop） 、DSP和CPU等。隨著FPGA的發(fā)展，這些模塊被越來越地嵌入到FPGA的內部，以滿足不同場合的需要。 6.內嵌專用硬核 內嵌專用硬核與“ 底層嵌入單元 ”是有區(qū)別的，這里指的硬核主要是那些通用性相對較弱，不是所有FPGA器件都包含硬核。如高速串并收發(fā)單元、PCI-e接口硬核等。 系統(tǒng)所選用的 EP3C25Q240C8N 是 Altera Cyclone 系列的第三代產品。Cyclone III 系列 FPGA 前所未有地同時實現了低功耗、低成本和高性能,進一步擴展了 FPGA在成本敏感的大批量領域中的應用。EP3C25 擁有 24624 個邏輯單元，內部集成 66個 M9K 嵌入式存儲器模塊，內部 RAM 資源多達 608Kbits，66 個嵌入式 18*18 乘法器，4 個內部 PLL，最大用戶 I/O 引腳數量 148 個， 83 個差分通道。系統(tǒng)中 AD 輸出為 LVDS，因此需要多達十組的 LVDS 通道，數據緩沖需要大量的內部 RAM 資源，EP3C25 內部的 66 個 M9K 資源可以很好的滿足設計要求。AD 采樣時鐘由 FPGA 片內 PLL 倍頻獲得，而且多個片內 PLL 更加有利于 AD 時鐘的分頻與控制。2.5 FPGA 的設計步驟安徽理工大學畢業(yè)設計1.電路設計與輸入電路設計與輸入是指通過某些規(guī)范的描述方式，將工程師電路構思輸入給 EDA工具。常見的使用 HDL 語言編程和原理圖輸入兩種方式。2.功能仿真使用 HDL 描述完電路后，要用專業(yè)的仿真工具對設計進行功能仿真，驗證電路功能是否符合設計要求。功能仿真一般稱為前