計(jì)算機(jī)組成原理知到智慧樹(shù)期末考試答案題庫(kù)2025年棗莊學(xué)院

計(jì)算機(jī)組成原理知到智慧樹(shù)期末考試答案題庫(kù)2025年棗莊學(xué)院高速緩沖存儲(chǔ)器Cache一般采?。ǎ?。

答案:隨機(jī)存取方式面向高級(jí)語(yǔ)言的機(jī)器是完全可以實(shí)現(xiàn)的。()

答案:錯(cuò)采用RISC技術(shù)后，計(jì)算機(jī)的體系結(jié)構(gòu)又恢復(fù)到早期的比較簡(jiǎn)單的情況。()

答案:錯(cuò)通道程序是由()組成。

答案:通道控制字（或稱通道指令）運(yùn)算器不論是復(fù)雜的還是簡(jiǎn)單的，都有一個(gè)狀態(tài)寄存器，狀態(tài)寄存器是為計(jì)算機(jī)提供判斷條件，以實(shí)現(xiàn)程序轉(zhuǎn)移。()

答案:對(duì)轉(zhuǎn)移類指令能改變指令執(zhí)行順序，因此，執(zhí)行這類指令時(shí)，PC和SP的值都將發(fā)生變化。()

答案:錯(cuò)負(fù)零的補(bǔ)碼表示是（）。

答案:0000…0設(shè)機(jī)器數(shù)字長(zhǎng)8位（含1位符號(hào)位），若機(jī)器數(shù)DAH為補(bǔ)碼，分別對(duì)其進(jìn)行算術(shù)左移一位和算術(shù)右移一位，其結(jié)果分別為()。

答案:B4H，EDH設(shè)有二進(jìn)制數(shù)x=－1101110，若采用8位二進(jìn)制數(shù)表示，則［X］補(bǔ)（）。

答案:10010010設(shè)備的編址方式分為單獨(dú)編址和存儲(chǔ)器統(tǒng)一編址兩種。（）

答案:對(duì)設(shè)x為真值，x*為絕對(duì)值，說(shuō)明[-x*]補(bǔ)=[-x]補(bǔ)在（）時(shí)候成立。

答案:當(dāng)x為正數(shù)時(shí)成立設(shè)x為整數(shù)，x的真值為25，以下選項(xiàng)與x相等的有()。

答案:原碼二進(jìn)制串為011001的數(shù)；反碼二進(jìn)制串為011001的數(shù)；補(bǔ)碼二進(jìn)制串為011001的數(shù)計(jì)算機(jī)軟件分為兩大類，他們是（）。

答案:系統(tǒng)軟件與應(yīng)用軟件計(jì)算機(jī)系統(tǒng)軟件是計(jì)算機(jī)系統(tǒng)的核心軟件。()

答案:對(duì)計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)有（）

答案:機(jī)器字長(zhǎng)；數(shù)據(jù)通路寬度；主存儲(chǔ)器容量；運(yùn)算速度計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)有()。

答案:機(jī)器字長(zhǎng)；數(shù)據(jù)通路寬度；主存儲(chǔ)器容量；運(yùn)算速度計(jì)算機(jī)系統(tǒng)是硬件和軟件系統(tǒng)的綜合體。（）

答案:對(duì)計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指()。

答案:cache、主存貯器和外存貯器計(jì)算機(jī)科技文獻(xiàn)中，英文縮寫(xiě)CAI代表是()。

答案:計(jì)算機(jī)輔助教學(xué)計(jì)算機(jī)的內(nèi)存由RAM和ROM兩種半導(dǎo)體存儲(chǔ)器組成。()

答案:對(duì)計(jì)算機(jī)指令是指揮CPU進(jìn)行操作的命令，指令通常由操作碼和操作數(shù)的地址碼組成。()

答案:對(duì)計(jì)算機(jī)主機(jī)由CPU、存儲(chǔ)器和硬盤(pán)組成。()

答案:錯(cuò)表示定點(diǎn)數(shù)時(shí)，若要求數(shù)值0在計(jì)算機(jī)中惟一地表示為全0，應(yīng)使用反碼表示。()

答案:錯(cuò)若采用雙符號(hào)位補(bǔ)碼運(yùn)算，運(yùn)算結(jié)果的符號(hào)位為10，下列結(jié)論中錯(cuò)誤的是()。

答案:產(chǎn)生了上溢；運(yùn)算結(jié)果溢出，結(jié)果為正數(shù)若采用雙符號(hào)位補(bǔ)碼運(yùn)算，運(yùn)算結(jié)果的符號(hào)位為10，下列結(jié)論中錯(cuò)誤的是（）。

答案:產(chǎn)生了上溢；運(yùn)算結(jié)果溢出，結(jié)果為正數(shù)若計(jì)算機(jī)字長(zhǎng)32位，主存地址空間大小是64KB，按半字編址，則主存尋址范圍是（）。

答案:0~32K-1若計(jì)算機(jī)字長(zhǎng)16位，主存地址空間大小是64KB，按字節(jié)編址，則主存尋址范圍是()。

答案:0~64K-1若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是（）。

答案:數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異若浮點(diǎn)數(shù)用原碼表示,則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是()。

答案:尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字為1為規(guī)格化數(shù)若浮點(diǎn)數(shù)尾數(shù)用補(bǔ)碼表示，則下列數(shù)中為規(guī)格化尾數(shù)形式的是()。

答案:1.0001000B若某數(shù)采用IEEE754單精度浮點(diǎn)數(shù)格式表示為45100000H，則其值為()。

答案:1.125*2＾11若存儲(chǔ)周期250ns，每次讀出16位，則該存儲(chǔ)器的數(shù)據(jù)傳送率為（）。

答案:8×10^6字節(jié)/秒若在一個(gè)8位計(jì)算機(jī)中完成x/2+2y,假定變量x和y的機(jī)器數(shù)用補(bǔ)碼表示為[x]補(bǔ)=44H,[y]補(bǔ)=DCH,則x/2+2y的機(jī)器數(shù)及相應(yīng)的溢出標(biāo)志OF分別是(

)。

答案:DAH、0若在一個(gè)8位整數(shù)加/減運(yùn)算器中完成x–y的運(yùn)算,已知帶符號(hào)整數(shù)x=–69，y=–38，則加法器的兩個(gè)輸入端和輸入的低位進(jìn)位分別為()。

答案:10111011、00100101、1若SRAM芯片的容量為2K*4位，則地址和數(shù)據(jù)引腳的數(shù)目分別是（）。

答案:11,4若［X］補(bǔ)=1.1011，則真值X是（）。

答案:-0.0101組成總線不僅要有傳輸信息的傳輸線，還應(yīng)有實(shí)現(xiàn)總線傳輸控制的器件，即總線緩沖器和總線控制器。（）

答案:對(duì)組成總線不僅要有傳輸信息的傳輸線，還應(yīng)有實(shí)現(xiàn)總線傳輸控制的器件，即總線緩沖器和總線控制器。()

答案:對(duì)系統(tǒng)總線是由地址總線、數(shù)據(jù)總線和控制總線組成，因此它們是三總線結(jié)構(gòu)的。（）

答案:錯(cuò)系統(tǒng)總線是由地址總線、數(shù)據(jù)總線和控制總線組成，因此它們是三總線結(jié)構(gòu)的。()

答案:錯(cuò)系統(tǒng)總線中控制線的主要功能是()。

答案:提供定時(shí)信號(hào)、操作命令和各種請(qǐng)求/回答信號(hào)等程序計(jì)數(shù)器和指令寄存器的位數(shù)取決于()。

答案:存儲(chǔ)器容量指令字長(zhǎng)程序計(jì)數(shù)器PC用來(lái)指示從內(nèi)存中取指令。()

答案:對(duì)程序控制類指令的功能是（）

答案:改變程序執(zhí)行的順序程序P在裝置M執(zhí)行時(shí)間為20秒，編譯優(yōu)化后，P執(zhí)行的指令數(shù)是以前的70%，但CPI為以前的1.2倍，則現(xiàn)在P在M上的執(zhí)行時(shí)間為()。

答案:16.8秒禁止中斷的功能可以由（）來(lái)完成。

答案:中斷允許觸發(fā)器硬連線方式是用時(shí)序電路產(chǎn)生時(shí)間控制信號(hào)，用存儲(chǔ)邏輯電路實(shí)現(xiàn)各種控制功能。()

答案:錯(cuò)直接尋址的無(wú)條件轉(zhuǎn)移指令的功能是將指令中的地址碼送入()。

答案:程序計(jì)數(shù)器PC直接尋址的無(wú)條件轉(zhuǎn)移指令的功能是將指令中的地址碼送入（）。

答案:程序計(jì)數(shù)器PC目前常見(jiàn)的系統(tǒng)軟件有()。

答案:操作系統(tǒng)；各種語(yǔ)言處理程序；數(shù)據(jù)庫(kù)管理系統(tǒng)；各種服務(wù)性程序目前大多數(shù)個(gè)人計(jì)算機(jī)中可配置的內(nèi)存容量?jī)H受地址總線位數(shù)限制。()

答案:錯(cuò)由2K×4的芯片組成容量為4KB的存儲(chǔ)器需要()片這樣的存儲(chǔ)芯片。

答案:4理解計(jì)算機(jī)的概念，應(yīng)從以下（）方面理解。

答案:以電子器件為物質(zhì)基礎(chǔ)，即研究的對(duì)象是電子數(shù)字計(jì)算機(jī)（DigitalComputer）；不需要人的直接干預(yù)，說(shuō)明具有自動(dòng)化能力，其前提是存儲(chǔ)程序；處理各種數(shù)字化信息，計(jì)算機(jī)以二進(jìn)制編碼作為數(shù)字化編碼及運(yùn)算的基礎(chǔ)；具有算邏運(yùn)算能力，基本運(yùn)算操作是算術(shù)和邏輯運(yùn)算；計(jì)算機(jī)是快速工具，主要取決于兩個(gè)因素：一是電子器件，二是存儲(chǔ)程序；由硬件和軟件組成理解計(jì)算機(jī)的概念，應(yīng)從以下()個(gè)方面理解。

答案:以電子器件為物質(zhì)基礎(chǔ)，即研究的對(duì)象是電子數(shù)字計(jì)算機(jī)（DigitalComputer）；不需要人的直接干預(yù)，說(shuō)明具有自動(dòng)化能力，其前提是存儲(chǔ)程序；處理各種數(shù)字化信息，計(jì)算機(jī)以二進(jìn)制編碼作為數(shù)字化編碼及運(yùn)算的基礎(chǔ)；具有算邏運(yùn)算能力，基本運(yùn)算操作是算術(shù)和邏輯運(yùn)算；計(jì)算機(jī)是快速工具，主要取決于兩個(gè)因素：一是電子器件，二是存儲(chǔ)程序；由硬件和軟件組成現(xiàn)代計(jì)算機(jī)組織結(jié)構(gòu)是以()為中心，其基本結(jié)構(gòu)遵循馮?諾依曼思想。

答案:存儲(chǔ)器狀態(tài)寄存器用來(lái)存放()。

答案:算術(shù)、邏輯運(yùn)算及測(cè)試指令的結(jié)果狀態(tài)浮點(diǎn)運(yùn)算指令對(duì)用于科學(xué)計(jì)算的計(jì)算機(jī)是很必要的，可以提高機(jī)器的運(yùn)算速度。()

答案:對(duì)浮點(diǎn)數(shù)的取值范圍由階碼的位數(shù)決定，而浮點(diǎn)數(shù)的精度由尾數(shù)的位數(shù)決定。()

答案:對(duì)浮點(diǎn)數(shù)加減運(yùn)算過(guò)程一般包括對(duì)階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為5位和7位（均包含2位符號(hào)位）。若有兩個(gè)數(shù)X=2^*29/32,Y=2^5*5/8，則用浮點(diǎn)加法計(jì)算X+Y的最終結(jié)果是（）。

答案:溢出每條指令的操作碼可以有幾個(gè)()。

答案:一個(gè)每一條微指令都只是包含一條微命令。()

答案:錯(cuò)某計(jì)算機(jī)采用大端方式，按字節(jié)編址。某指令中操作數(shù)的機(jī)器數(shù)為1234FF00H，該操作數(shù)采用基址尋址方式，形式地址（用補(bǔ)碼表示）為FF12H，基址寄存器的內(nèi)容為F0000000H，則該操作數(shù)的LSB（最低有效字節(jié)）所在的地址是()。

答案:EFFFFF15H某計(jì)算機(jī)按字節(jié)編址，采用大端方式存儲(chǔ)信息。其中，某指令的一個(gè)操作數(shù)的機(jī)器在數(shù)ABCD00FFH，該操作數(shù)采用基址尋址方式，指令中形式地址（用補(bǔ)碼表示）為FF00H，當(dāng)前基址寄存器的內(nèi)容為C0000000H，則該操作數(shù)LSB（即FFH）存放的地址是()。

答案:BFFFFF03H某計(jì)算機(jī)為定長(zhǎng)指令字結(jié)構(gòu)，采用擴(kuò)展操作碼編碼方式，指令字長(zhǎng)度為16位，每個(gè)地址碼占4位，三地址指令15條，二地址指令8條，一地址指令127條，則剩下零地址指令最多有（）條。

答案:16某計(jì)算機(jī)為定長(zhǎng)指令字結(jié)構(gòu)，采用擴(kuò)展操作碼編碼方式，指令字長(zhǎng)度為16位，每個(gè)地址碼占4位，三地址指令15條，二地址指令8條，一地址指令127條，則剩下零地址指令最多有()條。

答案:16某機(jī)器指令字長(zhǎng)為16位，主存按字節(jié)編址，取指令時(shí)，每取一個(gè)字節(jié)PC自動(dòng)加1，當(dāng)前指令地址為2000H，指令內(nèi)容為相對(duì)尋址的的無(wú)條件轉(zhuǎn)移指令，指令中的形式地址為40H，那么取指令后及指令執(zhí)行后PC內(nèi)容為（）。

答案:2002H2042H某指令系統(tǒng)有200條指令，對(duì)操作碼采用固定長(zhǎng)度二進(jìn)制編碼，最少需要用（）位。

答案:8某十六進(jìn)制浮點(diǎn)數(shù)A3D00000，假設(shè)其二進(jìn)制補(bǔ)碼字長(zhǎng)32位，最高8位是階碼（含1位階符），尾數(shù)是最低24位（含1位數(shù)符），則該浮點(diǎn)數(shù)的十進(jìn)制真值是()。

答案:-0.375×2^(-93)某中斷系統(tǒng)中每抽取一個(gè)輸入數(shù)據(jù)就要中斷CPU一次。中斷處理程序接收取樣的數(shù)據(jù)，將其放到存儲(chǔ)器內(nèi)保留的緩沖區(qū)中。該中斷處理需要x秒。另一方面，緩沖區(qū)內(nèi)每存儲(chǔ)N個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，花費(fèi)y秒。因此該系統(tǒng)可以跟蹤到每秒()次的中斷請(qǐng)求。

答案:N/(N×X+Y)某一DRAM芯片其容量為16K×1，該芯片地址線與數(shù)據(jù)線的最小引腳數(shù)目應(yīng)為()。

答案:8機(jī)器的主頻最快，機(jī)器的速度就最快。()

答案:錯(cuò)本課程的學(xué)習(xí)目標(biāo)是建立計(jì)算機(jī)系統(tǒng)的整機(jī)概念，理解軟件硬件的關(guān)系和邏輯的等價(jià)性。（）

答案:對(duì)本課程的在計(jì)算機(jī)專業(yè)體系中是專業(yè)基礎(chǔ)課程。（）

答案:對(duì)本課程主要講解的是最先進(jìn)計(jì)算機(jī)的組成與工作原理（）

答案:錯(cuò)本課程主要學(xué)習(xí)的當(dāng)前計(jì)算機(jī)人共同基本的組成與工作原理。（）

答案:對(duì)有一主存-cache層次的存儲(chǔ)器，其主存容量為1MB，cache容量為16KB，每字塊有8個(gè)字，每字32位，采用直接映像方式，若主存地址為35301H，且CPU訪問(wèn)cache命中，則在cache的第（）(十進(jìn)制表示)字塊中(cache起始字塊為第0字塊)。

答案:152新設(shè)計(jì)的RISC，為了實(shí)現(xiàn)其兼容性，是從原來(lái)CISC系統(tǒng)的指令系統(tǒng)中挑選一部分簡(jiǎn)單指令實(shí)現(xiàn)的。()

答案:錯(cuò)數(shù)據(jù)格式的串－并轉(zhuǎn)換是通過(guò)()進(jìn)行的。

答案:串行接口操作控制器的功能是（）。

答案:從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋執(zhí)行該指令控制存儲(chǔ)器是用來(lái)存放微程序的存儲(chǔ)器，它應(yīng)該比主存儲(chǔ)器速度快。()

答案:對(duì)按時(shí)序控制方式分，總線可分為串行總線和并行總線。（）

答案:錯(cuò)指令譯碼器是對(duì)（）進(jìn)行譯碼。

答案:指令的操作碼字段指令系統(tǒng)的設(shè)計(jì)原則包括()。

答案:完備性；有效性；規(guī)整性；兼容性指令系統(tǒng)中采用不同尋址方式的目的是（）。

答案:三者都正確指令的多種尋址方式會(huì)使指令格式復(fù)雜化，但可以增加指令獲取操作的靈活性。()

答案:對(duì)指令寄存器的位數(shù)取決于（）。

答案:指令字長(zhǎng)指令周期是指（）。

答案:CPU從主存取出一條指令加上執(zhí)行這條指令的時(shí)間把-35用原碼、反碼、補(bǔ)碼、移碼表示出來(lái)（8位二進(jìn)制，符號(hào)位1位，數(shù)值為7位）是（）。

答案:（1）原碼：1,0100011反碼：1,1011100補(bǔ)碼1,1011101移碼0,1011101執(zhí)行指令時(shí)，指令在內(nèi)存中的地址存放在指令寄存器中。()

答案:錯(cuò)所有的數(shù)據(jù)傳送方式都必須由CPU控制實(shí)現(xiàn)。（）

答案:錯(cuò)總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)系統(tǒng)的模塊化，其缺點(diǎn)是()。

答案:不能同時(shí)使用兩個(gè)總線主設(shè)備總線特性包括（）。

答案:電氣特性；機(jī)械特性；功能特性總線周期是指：任意總線設(shè)備為獲取總線控制權(quán)而等待的時(shí)間與占用總線的時(shí)間之和。（）

答案:錯(cuò)微程序控制器中,機(jī)器指令與微指令的關(guān)系是()。

答案:每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行微程序技術(shù)是今后計(jì)算機(jī)技術(shù)的發(fā)展方向。()

答案:錯(cuò)微機(jī)使用過(guò)程中，如果突然斷電，RAM和ROM中保存的信息會(huì)全部丟失。（）

答案:錯(cuò)微機(jī)使用過(guò)程中，如果突然斷電，RAM和ROM中保存的信息會(huì)全部丟失。()

答案:錯(cuò)微操作在執(zhí)行部件中是最基本的操作。由于數(shù)據(jù)通路的關(guān)系，微操作可分為相容性和相斥性微操作。請(qǐng)?jiān)谝韵聰⑹鲋?)是正確。

答案:同一個(gè)時(shí)鐘周期中，不可以并行執(zhí)行的微操作叫相斥性微操作引入微程序機(jī)器級(jí)，使計(jì)算機(jī)的CPU更為簡(jiǎn)單，可以組成功能更強(qiáng)的指令系統(tǒng)，從而加快了CPU的運(yùn)行速度。()

答案:錯(cuò)引入微程序機(jī)器級(jí)，使CPU的硬件電路更為簡(jiǎn)單，可以使CPU的指令系統(tǒng)功能更強(qiáng)。()

答案:對(duì)異步控制常用于()作為其主要控制方式。

答案:在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問(wèn)主存與外圍設(shè)備時(shí)已知float型變量用IEEE754單精度浮點(diǎn)格式表示,float型變量x和y的機(jī)器數(shù)分別表示為x=40E80000H,y=C2040000H,則在計(jì)算x+y時(shí),第一步對(duì)階操作的結(jié)果[Ex-Ey]補(bǔ)為()。

答案:11111101已知A=0.1011,B=-0.0101，則[A+B]補(bǔ)為（）。

答案:0.0110屏蔽所有的中斷源，即為關(guān)中斷。（）

答案:錯(cuò)將補(bǔ)碼的符號(hào)位改用多位來(lái)表示，就變成變形補(bǔ)碼，一個(gè)用雙符號(hào)位表示的變形補(bǔ)碼11.1010是正數(shù)。（）

答案:錯(cuò)寄存器間接尋址方式的操作數(shù)存儲(chǔ)在（）中

答案:存儲(chǔ)單元定點(diǎn)補(bǔ)碼運(yùn)算時(shí)，其符號(hào)位不參與運(yùn)算。（）

答案:錯(cuò)定點(diǎn)補(bǔ)碼運(yùn)算時(shí)，其符號(hào)位不參與運(yùn)算。()

答案:錯(cuò)完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括()。

答案:配套的硬件設(shè)備和軟件系統(tǒng)存放正執(zhí)行指令的寄存器是（）。

答案:MDR存儲(chǔ)器是計(jì)算機(jī)中的記憶設(shè)備，它只是用來(lái)存放程序。()

答案:對(duì)存儲(chǔ)器數(shù)據(jù)寄存器是（）。

答案:MDR字長(zhǎng)16位的補(bǔ)碼數(shù)0A2B和E16A,帶符號(hào)擴(kuò)展成32位后的結(jié)果分別是()。

答案:00000A2B和FFFFE16A如果某系統(tǒng)15*4=112成立，則系統(tǒng)采用的進(jìn)制是()。

答案:8多體交叉存儲(chǔ)器是為了解決由于主存太大，而將一個(gè)主存體分成多個(gè)獨(dú)立存儲(chǔ)體的一種技術(shù)。()

答案:錯(cuò)外部設(shè)備一旦申請(qǐng)中斷，便能立刻得到CPU的響應(yīng)。（）

答案:錯(cuò)堆棧是由若干連續(xù)存儲(chǔ)單元組成的先進(jìn)先出存儲(chǔ)區(qū)。()

答案:錯(cuò)在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，微程序級(jí)屬于硬件級(jí),其他四級(jí)都是軟件級(jí)。()

答案:錯(cuò)在計(jì)算機(jī)系統(tǒng)中，硬件在功能實(shí)現(xiàn)上比軟件強(qiáng)的是()。

答案:速度快在計(jì)算機(jī)的總線中，不同信號(hào)在同一條信號(hào)線上分時(shí)傳輸?shù)姆绞椒Q為（）。

答案:總線復(fù)用在計(jì)算機(jī)的中斷系統(tǒng)中，優(yōu)先級(jí)別高的中斷總是先響應(yīng)先處理。（）

答案:錯(cuò)在計(jì)算機(jī)中，所表示的數(shù)有時(shí)會(huì)發(fā)生溢出，其根本原因是計(jì)算機(jī)的字長(zhǎng)有限。()

答案:對(duì)在計(jì)算機(jī)中，小數(shù)點(diǎn)保存在()位置。

答案:不保存在計(jì)算機(jī)中，各指令周期的時(shí)間長(zhǎng)度是相同的。()

答案:錯(cuò)在計(jì)數(shù)器定時(shí)查詢方式下，若每次計(jì)數(shù)都從0開(kāi)始，則()。

答案:設(shè)備號(hào)小的設(shè)備優(yōu)先級(jí)高在程序查詢的輸入輸出系統(tǒng)中，假設(shè)不考慮處理時(shí)間，每一個(gè)查詢操作需要100個(gè)時(shí)鐘周期，CPU的時(shí)鐘頻率為50MHz。CPU對(duì)鼠標(biāo)每秒進(jìn)行30次查詢，則CPU對(duì)鼠標(biāo)查詢所花費(fèi)的時(shí)間比率為()。

答案:0.006%在浮點(diǎn)運(yùn)算器中，尾數(shù)部件只進(jìn)行乘法和除法運(yùn)算。()

答案:錯(cuò)在沒(méi)有設(shè)置乘、除法指令的計(jì)算機(jī)系統(tǒng)中，就不能實(shí)現(xiàn)乘、除法運(yùn)算。()

答案:錯(cuò)在控制器的控制方式中，機(jī)器周期內(nèi)的時(shí)鐘周期個(gè)數(shù)可以不相同，這屬于()。

答案:聯(lián)合控制在按字節(jié)編址的存儲(chǔ)器中，每個(gè)編址單元中存放（）二進(jìn)制位。

答案:8位在總線上，同一時(shí)刻()。

答案:只能有一個(gè)主設(shè)備控制總線傳輸操作在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)（）來(lái)實(shí)現(xiàn)。

答案:補(bǔ)碼運(yùn)算的二進(jìn)制加法器在堆棧尋址中，設(shè)A為累加器，SP為堆棧指示器，Msp為SP指示的棧頂單元。如果進(jìn)棧操作順序是：（A）-＞↓Msp，（SP）-1-＞SP；那么出棧操作的順序應(yīng)是（）。

答案:（SP）+1-＞SP，（Msp)↑-＞A在主機(jī)中，只有內(nèi)存能存放數(shù)據(jù)。()

答案:錯(cuò)在主存和CPU之間增加Cache的目的是()。

答案:解決CPU和主存之間的速度匹配在下列的描述中，最能準(zhǔn)確反映計(jì)算機(jī)主要功能的是()。

答案:計(jì)算機(jī)可以實(shí)現(xiàn)高速運(yùn)算在一條微指令中，順序控制部分的作用是發(fā)出指揮全機(jī)工作的控制信號(hào)。()

答案:錯(cuò)在IEEE754浮點(diǎn)機(jī)器數(shù)中不出現(xiàn)的是()。

答案:尾數(shù)中最高位的1；基數(shù)在CPU執(zhí)行指令的過(guò)程中，指令的地址由()給出。

答案:程序計(jì)數(shù)器PC在CPU中跟蹤指令后繼地址的寄存器是()。

答案:程序計(jì)數(shù)器在CPU中跟蹤指令后繼地址的寄存器是（）。

答案:程序計(jì)數(shù)器在CPU中執(zhí)行算術(shù)運(yùn)算和邏輯運(yùn)算，都是按位進(jìn)行且各位之間是獨(dú)立無(wú)關(guān)的。()

答案:錯(cuò)在CPU中，譯碼器主要用在運(yùn)算器中挑選多路輸入數(shù)據(jù)中的某一路數(shù)據(jù)送到ALU。()

答案:錯(cuò)在cache存儲(chǔ)器系統(tǒng)中，當(dāng)程序正在執(zhí)行時(shí)，由（）完成地址變換。

答案:硬件在Cache和主存構(gòu)成的兩級(jí)存儲(chǔ)器中，Cache的存儲(chǔ)時(shí)間是100ns，主存的存儲(chǔ)時(shí)間是1000ns，如果希望有郊存儲(chǔ)時(shí)間不超過(guò)190ns，則cache的命中率至少是()

答案:90%在8位計(jì)算機(jī)中,下列關(guān)于十六進(jìn)制數(shù)3AH和7CH進(jìn)行加法運(yùn)算的描述中,正確的是（）。

答案:按字符相加不溢出；按無(wú)符號(hào)數(shù)相加不溢出；按有符號(hào)數(shù)加溢出在8位計(jì)算機(jī)中,下列關(guān)于十六進(jìn)制數(shù)3AH和7CH進(jìn)行加法運(yùn)算的描述中,正確的是()。

答案:按字符相加不溢出；按無(wú)符號(hào)數(shù)相加不溢出；按有符號(hào)數(shù)加溢出在32位操作系統(tǒng)中，下列類型不占用8個(gè)字節(jié)的是()。

答案:char；unsignedint；shortint固件就功能而言類似于軟件，而從形態(tài)來(lái)說(shuō)又類似于硬件。()

答案:對(duì)因?yàn)榘雽?dǎo)體存儲(chǔ)器加電后才能存儲(chǔ)數(shù)據(jù)，斷電后數(shù)據(jù)就丟失了，因此EPROM做成的存儲(chǔ)器，加電后必須重寫(xiě)原來(lái)的內(nèi)容。（）

答案:錯(cuò)因?yàn)榘雽?dǎo)體存儲(chǔ)器加電后才能存儲(chǔ)數(shù)據(jù)，斷電后數(shù)據(jù)就丟失了，因此EPROM做成的存儲(chǔ)器，加電后必須重寫(xiě)原來(lái)的內(nèi)容。()

答案:錯(cuò)因?yàn)閯?dòng)態(tài)存儲(chǔ)器是破壞性讀出，所以在不訪問(wèn)動(dòng)態(tài)存儲(chǔ)器時(shí)不用刷新。（）

答案:錯(cuò)因?yàn)閯?dòng)態(tài)存儲(chǔ)器是破壞性讀出，所以在不訪問(wèn)動(dòng)態(tài)存儲(chǔ)器時(shí)不用刷新。()

答案:錯(cuò)同SRAM相比，由于DRAM需要刷新，所以功耗大。()

答案:錯(cuò)變量dx、dy和dz的聲明和初始化如下:doubledx=(double)x;doubledy=(double)y;doubledz=(double)z;若float和double分別采用IEEE754單精度和雙精度浮點(diǎn)數(shù)格式,sizeof(int)=4,則對(duì)于任意int型變量x、y和z,以下（）關(guān)系表達(dá)式是永真的。

答案:dx*dx＞=0；(dx+dy)+dz==dx+(dy+dz)雙極型RAM不僅存取速度快，而且集成度高。()

答案:錯(cuò)動(dòng)態(tài)存儲(chǔ)器的特點(diǎn)是（）。

答案:需要定期刷新每個(gè)存儲(chǔ)單元中存儲(chǔ)的信息動(dòng)態(tài)RAM和靜態(tài)RAM都是易失性半導(dǎo)體存儲(chǔ)器。()

答案:對(duì)馮?諾依曼原理的基本思想是（）

答案:采用二進(jìn)制形式表示數(shù)據(jù)和指令。指令由操作碼和地址碼組成。；將程序和數(shù)據(jù)存放在存儲(chǔ)器中，使計(jì)算機(jī)在工作時(shí)從存儲(chǔ)器取出指令加以執(zhí)行，自動(dòng)完成計(jì)算任務(wù)。這就是“存儲(chǔ)程序”和“程序控制”（簡(jiǎn)稱存儲(chǔ)程序控制）的概念。；指令的執(zhí)行是順序的，即一般按照指令在存儲(chǔ)器中存放的順序執(zhí)行，程序分支由轉(zhuǎn)移指令實(shí)現(xiàn)。；計(jì)算機(jī)由存儲(chǔ)器.運(yùn)算器.控制器.輸入設(shè)備和輸出設(shè)備五大基本部件組成，并規(guī)定了5部分的基本功能。馮?諾依曼原理的基本思想是()。

答案:采用二進(jìn)制形式表示數(shù)據(jù)和指令。指令由操作碼和地址碼組成。；將程序和數(shù)據(jù)存放在存儲(chǔ)器中，使計(jì)算機(jī)在工作時(shí)從存儲(chǔ)器取出指令加以執(zhí)行，自動(dòng)完成計(jì)算任務(wù)。這就是“存儲(chǔ)程序”和“程序控制”（簡(jiǎn)稱存儲(chǔ)程序控制）的概念。；指令的執(zhí)行是順序的，即一般按照指令在存儲(chǔ)器中存放的順序執(zhí)行，程序分支由轉(zhuǎn)移指令實(shí)現(xiàn)。；計(jì)算機(jī)由存儲(chǔ)器.運(yùn)算器.控制器.輸入設(shè)備和輸出設(shè)備五大基本部件組成，并規(guī)定了5部分的基本功能。內(nèi)存地址寄存器只能用來(lái)指示從內(nèi)存中取數(shù)據(jù)。()

答案:錯(cuò)關(guān)于內(nèi)存的說(shuō)法中，錯(cuò)誤的是()。

答案:程序只有在數(shù)據(jù)和代碼等被調(diào)入內(nèi)存后才能運(yùn)行；采用虛擬內(nèi)存技術(shù)后程序可以在硬盤(pán)上直接運(yùn)行；內(nèi)存的存取速度不能低于CPU速度，否則會(huì)造成數(shù)據(jù)丟失關(guān)于二地址指令以下敘述正確的是（）。

答案:二地址指令中，運(yùn)算結(jié)果通常存放在其中一個(gè)地址碼所提供的地址中假設(shè)某計(jì)算機(jī)的CPU主頻為100MHz，CPI為5。該計(jì)算機(jī)的MIPS數(shù)是（）。

答案:20MIPS假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸8字節(jié)信息，一個(gè)總線周期占用4個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為10MHz，則總線帶寬是（）。

答案:20MB/s假設(shè)寄存器為8位，用補(bǔ)碼形式存儲(chǔ)機(jī)器數(shù)，包括一位符號(hào)位，那么十進(jìn)制數(shù)-25在寄存器中的十六進(jìn)制形式表示為()。

答案:E7H假設(shè)寄存器R中的數(shù)值為200，主存地址為200和300的地址單元中存效的內(nèi)容分別是300和400，則（）方式下訪問(wèn)到的操作數(shù)為200。

答案:寄存器尋址R假定查詢程序中所有操作所用時(shí)鐘周期數(shù)至少是400個(gè)，處理器的主頻是500MHz,假定設(shè)備一直持續(xù)工作，采用程序定時(shí)查詢方式，鼠標(biāo)必須每秒至少查詢30次，才能保證不錯(cuò)過(guò)用戶的任何一次移動(dòng)。CPU用于I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比各是（）。

答案:0.0024%假定查詢程序中所有操作所用時(shí)鐘周期數(shù)至少是400個(gè)，處理器的主頻是500MHz,假定設(shè)備一直持續(xù)工作，采用程序定時(shí)查詢方式，硬盤(pán)以16字節(jié)為單位傳送數(shù)據(jù)，數(shù)據(jù)傳輸率為4MBps，要求數(shù)據(jù)沒(méi)有任何損失。，CPU用于I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比各是（）。

答案:20%假定有n個(gè)設(shè)備掛接在總線上，采用獨(dú)立請(qǐng)求方式時(shí)需要的總線請(qǐng)求線的條數(shù)為()。

答案:n假定異步通信格式規(guī)定一幀數(shù)據(jù)：7位數(shù)據(jù)位、1位終止位、1個(gè)校驗(yàn)位，假設(shè)波特率為1000bps，則比特率為（）。

答案:800bps假定下列字符編碼中含有奇偶校驗(yàn)位，但沒(méi)有發(fā)生數(shù)據(jù)錯(cuò)誤，那么采用奇校驗(yàn)的字符編碼是（）。

答案:10110000假定一個(gè)同步總線的工作頻率為40Mhz，總線中有64位數(shù)據(jù)線，每個(gè)總線時(shí)鐘傳輸一次數(shù)據(jù)，則該總線的最大數(shù)據(jù)傳輸率為()。

答案:320MB/s以下有關(guān)計(jì)算機(jī)各部件功能的敘述中，錯(cuò)誤的是是()。

答案:運(yùn)算器用來(lái)完成算術(shù)運(yùn)算以下有關(guān)指令系統(tǒng)的說(shuō)法中錯(cuò)誤的是（）。

答案:指令系統(tǒng)和機(jī)器語(yǔ)言是無(wú)關(guān)的。以下有關(guān)總線標(biāo)準(zhǔn)的敘述中，錯(cuò)誤的是()。

答案:串行總線的數(shù)據(jù)傳輸率一定比并行總線的數(shù)據(jù)傳輸率低以下總線裁決控制方式中，()方式對(duì)電路故障最敏感。

答案:鏈?zhǔn)讲樵円韵玛P(guān)于馮?諾依曼計(jì)算機(jī)工作方式的敘述中，錯(cuò)誤的是()。

答案:某任務(wù)用某語(yǔ)言(如C++)編好程序后，一旦被啟動(dòng)，則馬上可調(diào)至主存直接執(zhí)行主設(shè)備是指控制總線的設(shè)備，從設(shè)備是指受控的設(shè)備。()

答案:對(duì)主設(shè)備是指發(fā)送信息的設(shè)備，從設(shè)備是指接收信息的設(shè)備。()

答案:錯(cuò)主存和硬盤(pán)構(gòu)成三級(jí)存儲(chǔ)系統(tǒng)，則CPU訪問(wèn)該存儲(chǔ)系統(tǒng)時(shí)發(fā)送的地址是()。

答案:主存物理地址為了保證中斷服務(wù)程序執(zhí)行完畢以后，能正確返回到被中斷的斷點(diǎn)繼續(xù)執(zhí)行程序，必須進(jìn)行現(xiàn)場(chǎng)保存操作。（）

答案:對(duì)串行通信只能采用異步方式。（）

答案:錯(cuò)串行通信只能采用異步方式。()

答案:錯(cuò)中斷級(jí)別最高的是不可屏蔽中斷。（）

答案:錯(cuò)中斷系統(tǒng)是由()實(shí)現(xiàn)的。

答案:硬軟件結(jié)合中斷方式一般適用于隨機(jī)出現(xiàn)的服務(wù)請(qǐng)求。（）

答案:對(duì)中斷屏蔽的作用是可以臨時(shí)改變中斷優(yōu)先處理權(quán)。（）

答案:對(duì)中斷屏蔽技術(shù)是用中斷屏蔽寄存器對(duì)中斷請(qǐng)求線進(jìn)行屏蔽控制，因此，只有多級(jí)中斷系統(tǒng)（CPU提供多條中斷請(qǐng)求輸入線）才能采用中斷屏蔽技術(shù)。（）

答案:錯(cuò)中央處理器（CPU）是指（）。

答案:運(yùn)算器和控制器中央處理器（CPU）是指()。

答案:運(yùn)算器和控制器不需要定時(shí)刷新的半導(dǎo)體存儲(chǔ)器芯片是()。

答案:SRAM；FlashMemory；EPROM不設(shè)置浮點(diǎn)運(yùn)算指令的計(jì)算機(jī)，就不能用于科學(xué)計(jì)算。()

答案:錯(cuò)下面屬于CISC特點(diǎn)的是()。

答案:指令系統(tǒng)復(fù)雜；指令周期長(zhǎng)下面（）存儲(chǔ)器是目前已被淘汰的存儲(chǔ)器。

答案:磁芯存儲(chǔ)器下列計(jì)算機(jī)系統(tǒng)性能評(píng)價(jià)的描述中正確的是()。

答案:主頻高的機(jī)器性能不一定高；同一程序在不同機(jī)器的MIPS不一定相同下列有關(guān)總線的敘述中，錯(cuò)誤的是()。

答案:系統(tǒng)總線始終由CPU控制和管理下列數(shù)中最小的數(shù)為()。

答案:(01100101)2下列屬于衡量存儲(chǔ)器技術(shù)指標(biāo)的是()。

答案:存儲(chǔ)周期；存儲(chǔ)器帶寬；存取時(shí)間；存儲(chǔ)容量下列各選項(xiàng)（）是正確的。

答案:現(xiàn)代我們所用的計(jì)算機(jī)采用了馮.諾尹曼式的結(jié)構(gòu)；計(jì)算機(jī)內(nèi)部只能處理二進(jìn)制數(shù)據(jù)；計(jì)算機(jī)五大部件是：存儲(chǔ)器、控制器、運(yùn)算器、輸入設(shè)備、輸出設(shè)備下列可用于評(píng)價(jià)計(jì)算機(jī)系統(tǒng)性能的指標(biāo)是()。

答案:字長(zhǎng)；MFLOPS；MIPS；CPI下列敘述中()是正確的。

答案:程序中斷方式和DMA方式中都有中斷請(qǐng)求，但目的不同下列關(guān)于運(yùn)算器說(shuō)法錯(cuò)誤的是()。

答案:補(bǔ)碼乘法器中，被乘數(shù)和乘數(shù)的符號(hào)都不參加運(yùn)算下列關(guān)于補(bǔ)碼和移碼關(guān)系的敘述中，（）是不正確的。

答案:零的補(bǔ)碼和移碼的表示相同下列關(guān)于硬件與軟件關(guān)系的描述中，正確的是()。

答案:硬件的發(fā)展推動(dòng)了軟件的發(fā)展；軟件的功能與性能與硬件有關(guān)；軟件的發(fā)展推動(dòng)硬件的發(fā)展；硬件是軟件運(yùn)行的基礎(chǔ)下列關(guān)于一地址運(yùn)算類指令的敘述中，正確的是()。

答案:可能有一個(gè)操作數(shù)，也可能有兩個(gè)操作數(shù)下列關(guān)于IEEE754規(guī)范化浮點(diǎn)數(shù)乘法運(yùn)算，正確的描述是（）。

答案:乘法結(jié)果也可能要進(jìn)行左移規(guī)格化處理下列()用戶不準(zhǔn)使用。

答案:特權(quán)指令下列()操作不是在取指周期內(nèi)容完成。

答案:從存儲(chǔ)器中取出操作數(shù)下列（）不屬于程序控制指令。

答案:中斷隱指令一般來(lái)講，直接映象常用在（）。

答案:大容量高速Cache一般情況下，ROM和RAM在存儲(chǔ)體中是統(tǒng)一編址的。()

答案:對(duì)一旦有中斷請(qǐng)求出現(xiàn)，CPU立即停止當(dāng)前指令的執(zhí)行，轉(zhuǎn)而去受理中斷請(qǐng)求。（）