電子元器件識(shí)別檢測(cè)與焊接（第2版） 課件 10.2 集成電路封裝及使用

集成電路的封裝及使用陳學(xué)平2024-09-17

2.3集成電路的封裝012.4集成電路的使用02目錄01ONE2.3集成電路的封裝

2.3集成電路的封裝集成電路的封裝，按材料可分為金屬、陶瓷、塑料三類，按電極引腳的形式分為通孔插裝式及表面安裝式兩類。這幾種封裝形式各有特點(diǎn)，應(yīng)用領(lǐng)域也有區(qū)別。這里主要介紹通孔插裝式引腳的集成電路封裝與若干表面安裝式引腳的封裝形式。對(duì)于近年來迅速發(fā)展的表面安裝技術(shù)（SMT）及表面安裝元器件的封裝也進(jìn)行介紹。

TO晶體管外形封裝TO（TransistorOut-line）的中文意思是“晶體管外形”。這是早期的封裝規(guī)格，例如TO-92，TO-92L，TO-220，TO-252等都是插入式封裝設(shè)計(jì)。近年來表面貼裝市場(chǎng)需求量增大，TO封裝也進(jìn)展到表面貼裝式封裝，如圖10-3所示。圖10-3TO封裝

TO晶體管外形封裝TO-252和TO-263就是表面貼裝封裝。其中TO-252又稱為D-PAK，TO-263又稱為D2PAK。D-PAK封裝的MOSFET有3個(gè)電極，柵極（G）、漏極（D）、源極（S）。其中漏極（D）的引腳被剪斷不用，而是使用背面的散熱板作漏極（D），直接焊接在PCB上，一方面用于輸出大電流，一方面通過PCB散熱，所以PCB的D-PAK焊盤有三處，漏極（D）焊盤較大。

DIP雙列直插式封裝DIP（DualIn-linePackage）是指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路（IC）均采用這種封裝形式，其引腳數(shù)一般不超過100個(gè)。封裝材料有塑料和陶瓷兩種。如圖10-4所示。DIP是最普及的插裝型封裝，應(yīng)用范圍包括標(biāo)準(zhǔn)邏輯IC，存儲(chǔ)器LSI，微機(jī)電路等。Intel公司早期CPU，如8086、80286就采用這種封裝形式，緩存（Cache）和早期的內(nèi)存芯片也是這種封裝形式。3．QFP方型扁平式封裝如圖10-5所示。

DIP雙列直插式封裝圖10-4DIP封裝圖10-5QFP封裝

SOP小尺寸封裝SOP器件又稱為SOIC（SmallOut-lineIntegratedCircuit），是DIP的縮小形式，引線中心距為1.27mm，材料有塑料和陶瓷兩種。SOP也稱為SOL和DFP，如圖10-7所示。SOP封裝標(biāo)準(zhǔn)有SOP-8、SOP-16、SOP-20、SOP-28等，SOP后面的數(shù)字表示引腳數(shù)，業(yè)界往往把“P”省略，叫SO（SmallOut-line）。

SOP小尺寸封裝圖10-6BQFP封裝圖10-7SOP器件還派生出SOJ（J型引腳小外形封裝）、TSOP（薄小外形封裝）、VSOP（甚小外形封裝）、SSOP（縮小型SOP）、TSSOP（薄的縮小型SOP）及SOT（小外形晶體管）、SOIC（小外形集成電路）等。

PLCC塑封有引線芯片載體PLCC（PlasticLeadedChipCarrier），引線中心距為1.27mm，引線呈J形，向器件下方彎曲，有矩形、方形兩種，如圖10-8所示。用途：現(xiàn)在大部分主板的BIOS都是采用的這種封裝形式。

LCCC無引線陶瓷芯片載體LCCC（LeadlessCeramicChipCarrier）其電極中心距有1.0mm、1.27mm兩種。通常電極數(shù)目為18～156個(gè)，如圖10-9所示。

LCCC無引線陶瓷芯片載體圖10-8PLCC封裝圖10-9LCCC封裝LCCC器件特點(diǎn)如下。（1）寄生參數(shù)小，噪聲、延時(shí)特性明顯改善。（2）應(yīng)力小，焊點(diǎn)易開裂。用途：用于高速，高頻集成電路封裝，主要用于軍用電路。

PGA插針網(wǎng)格陣列封裝PGA（PinGridArrayPackage）芯片封裝形式在芯片的內(nèi)外有多個(gè)方陣形的插針，每個(gè)方陣形插針沿芯片的四周間隔一定距離排列。根據(jù)引腳數(shù)目的多少，可以圍成2～5圈。安裝時(shí)，將芯片插入專門的PGA插座。為使CPU能夠更方便地安裝和拆卸，從486芯片開始，出現(xiàn)一種名為ZIF的CPU插座，專門用來滿足PGA封裝的CPU在安裝和拆卸上的要求。PGA封裝如圖10-10所示。

BGA球柵陣列封裝除使用QFP封裝方式外，現(xiàn)今大多數(shù)的高腳數(shù)芯片（如圖形芯片與芯片組等）皆轉(zhuǎn)而使用BGA（BallGridArrayPackage）封裝技術(shù)，如圖10-11所示。

BGA球柵陣列封裝圖10-10PGA封裝圖10-11BGA封裝用途：BGA一出現(xiàn)便成為CPU、主板上南/北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。

CSP芯片尺寸封裝隨著全球電子產(chǎn)品個(gè)性化、輕巧化的需求，封裝技術(shù)已進(jìn)步到CSP（ChipSizePackage）。它減小了芯片封裝外形的尺寸，做到裸芯片尺寸有多大，封裝尺寸就有多大，即封裝后的IC尺寸邊長(zhǎng)不大于芯片的1.2倍，IC面積只比晶粒（Die）大不超過1.4倍。CSP封裝具有以下特點(diǎn)。①滿足了芯片I/O引腳不斷增加的需要。②芯片面積與封裝面積之間的比值很小。

CSP芯片尺寸封裝③極大地縮短延遲時(shí)間。CSP封裝適用于腳數(shù)少的IC，如內(nèi)存條和便攜電子產(chǎn)品。未來則將大量應(yīng)用在信息家電（IA）、數(shù)字電視（DTV）、電子書（E-Book）、無線網(wǎng)絡(luò)WLAN/GigabitEthemet、ADSL/手機(jī)芯片、藍(lán)牙（Bluetooth）等新興產(chǎn)品中。02ONE2.4集成電路的使用

2.4集成電路的使用集成電路的使用要注意以下幾點(diǎn)。（1）工藝篩選：工藝篩選的目的，在于將一些可能早期失效的電路及時(shí)淘汰出來，保證整機(jī)產(chǎn)品的可靠性。特別是那些對(duì)于設(shè)備及系統(tǒng)的可靠性要求很高的產(chǎn)品，更必須對(duì)元器件進(jìn)行使用篩選。

正確使用①在使用集成電路時(shí)，其負(fù)荷不允許超過極限值：當(dāng)電源電壓變化不超出額定值±l0%的范圍時(shí)，集成電路的電氣參數(shù)應(yīng)符合規(guī)定標(biāo)準(zhǔn)；在接通或斷開電源的瞬間，不得有高電壓產(chǎn)生，否則將會(huì)擊穿集成電路。②輸入信號(hào)的電平不得超出集成電路電源電壓的范圍（即輸入信號(hào)的上限不得高于電源電壓的上限，輸入信號(hào)的下限不低于電源電壓的下限；對(duì)于單個(gè)正電源供電的集成電路，輸入電平不得為負(fù)）。必要時(shí)，應(yīng)在集成電路的輸入端增加輸入信號(hào)電平轉(zhuǎn)換電路。③一般情況下，數(shù)字集成電路的多余端不允許懸空，否則容易造成邏輯錯(cuò)誤。④數(shù)字集成電路的負(fù)載能力一般用扇出系數(shù)表示，但它所指的情況是用同類門電路作為負(fù)載。

正確使用STEP4STEP3STEP2STEP1⑤使用模擬集成電路前，要仔細(xì)查閱它的技術(shù)說明書和典型應(yīng)用電路，特別注意外圍元件的配