數(shù)字電路電子教案主編徐新艷79課件

新編21世紀(jì)高等職業(yè)教育信息類規(guī)劃教材《數(shù)字電路》電子教案主編徐新艷第6章半導(dǎo)體存儲器與可編程器件學(xué)習(xí)目標(biāo)1．了解半導(dǎo)體存儲器的基本概念和分類。2．熟悉RAM的基本結(jié)構(gòu)，理解其工作原理，會使用集成RAM芯片。3．熟悉ROM的基本結(jié)構(gòu)，掌握各種ROM的特點及應(yīng)用。4．了解可編程邏輯器件的組成和特點。第6章半導(dǎo)體存儲器與可編程器件6.1半導(dǎo)體存儲器

6.1.1RAM6.1.2ROM6.2可編程邏輯器件

6.2.1PLD一般組成與電路表示法

6.2.2PAL6.2.3GAL6.1半導(dǎo)體存儲器存儲器按存儲介質(zhì)分類，有半導(dǎo)體存儲器、磁表面存儲器、光盤存儲器等。其中，半導(dǎo)體存儲器按使用功能又分為，隨機存取存儲器RAM（RandomAccessMemory）和只讀存儲器ROM（ReadOnlyMemory）兩類。6.1半導(dǎo)體存儲器6.1.1RAM隨機存取存儲器又稱隨機存儲器、讀/寫存儲器，是能夠在存儲器中任意指定位置輸入（又稱存入、寫入），或者輸出（取出、讀出）信息的存儲器。RAM有雙極型和單極型兩類。雙極型RAM存取速度快，但集成度低，功耗大，成本高。單極型MOSRAM集成度高，功耗小，價格便宜，但速度比雙極型低。6.1半導(dǎo)體存儲器6.1.1RAM1.RAM基本結(jié)構(gòu)RAM由存儲矩陣、地址譯碼器、讀寫電路（其中包括讀/寫控制器、輸入/輸出電路和片選控制器）組成。6.1半導(dǎo)體存儲器6.1.1RAM1.RAM基本結(jié)構(gòu)（1）存儲矩陣存儲矩陣由許多存儲單元按矩形陣列排列組成。每個存儲單元存放著由若干位二進制數(shù)碼組成的一組信息。存儲單元個數(shù)即存儲容量是存儲器最重要的指標(biāo)之一，用所能存儲的(字?jǐn)?shù))×(字長)表示，或表示成KB、MB、GB等，B（Byte）稱為字節(jié)，8位二進制數(shù)是1個字節(jié)，即1B＝8b，b是位bit的縮寫。6.1半導(dǎo)體存儲器1K＝210＝1024。例如，容量為1024×2的存儲器，共有1024個存儲單元，即能存儲1024個字，每字2位。又如容量為64MB的存儲器，共包含64MB＝64×1024KB＝64×1024×1024B＝64×1024×1024×8b，即536870912個存儲位。6.1半導(dǎo)體存儲器6.1.1RAM1.RAM基本結(jié)構(gòu)（2）地址譯碼器為了能夠?qū)Υ鎯仃囍心硞€選定存儲單元進行信息存?。ㄓ址Q訪問），必須對每個存儲單元的位置編制惟一確定的地址，這些地址的編碼稱為地址碼。這樣，當(dāng)輸入一個地址碼時，利用地址譯碼器，就可以在存儲矩陣中找出惟一相應(yīng)的一個存儲單元，對其進行訪問。6.1半導(dǎo)體存儲器6.1.1RAM1.RAM基本結(jié)構(gòu)（3）讀/寫控制器用于控制存儲器進行寫入，或者讀出操作。6.1半導(dǎo)體存儲器6.1.1RAM1.RAM基本結(jié)構(gòu)（4）輸入/輸出電路（I/O電路）I/O電路是數(shù)據(jù)進、出存儲矩陣的通道。寫入時，寫入數(shù)據(jù)先經(jīng)輸入緩沖器放大，再進入存儲矩陣；讀出時，讀出數(shù)據(jù)經(jīng)輸出緩沖器放大再輸出。輸入、輸出緩沖器常采用三態(tài)電路，這樣可以將幾片存儲器的輸入/輸出數(shù)據(jù)線并聯(lián)，以擴充存儲容量。6.1半導(dǎo)體存儲器6.1.1RAM1.RAM基本結(jié)構(gòu)（5）片選控制器大容量存儲系統(tǒng)，往往是由多片RAM構(gòu)成的，在進行讀/寫操作時一般只對其中一片進行信息存取。片選控制器使得只有在該片存儲器被選中時，才進行讀出或?qū)懭氩僮?。而其余未被選中的各片，I/O線呈高阻狀態(tài)，不能與外部交換數(shù)據(jù)。6.1半導(dǎo)體存儲器6.1.1RAM2.地址譯碼方式（1）單譯碼結(jié)構(gòu)（又稱字結(jié)構(gòu)）6.1半導(dǎo)體存儲器6.1.1RAM2.地址譯碼方式（2）雙譯碼結(jié)構(gòu)（又稱字位結(jié)構(gòu)）6.1半導(dǎo)體存儲器6.1.1RAM3.RAM基本存儲單元——存儲位RAM的1位數(shù)據(jù)存儲電路簡稱為存儲位電路。6.1半導(dǎo)體存儲器6.1.1RAM3.RAM基本存儲單元——存儲位（1）靜態(tài)存儲位電路六管MOS存儲單元+VDDV1列選擇線V2V3V4QV5V6XiYj1EN1EN1ENG3G2G1djDjDjV8V7dj(I/O)j位線至相同Y地址的其它基本單元位線字選擇線至相同X地址的其它基本單元QWE6.1半導(dǎo)體存儲器6.1.1RAM3.RAM基本存儲單元——存儲位（2）動態(tài)存儲位電路所謂動態(tài)存儲是相對靜態(tài)而言，靜態(tài)存儲只要不斷電，信息就可永久保存，而動態(tài)存儲則不然。由于動態(tài)存儲是以MOS管柵極電容為保存信息的主要元件，因此信息只能保存很短時間。為了長久保存信息，必須及時給電容補充電荷，通常稱該操作為刷新或再生。6.1半導(dǎo)體存儲器6.1.1RAM3.RAM基本存儲單元——存儲位（2）動態(tài)存儲位電路圖示為四管MOS動態(tài)存儲位電路+VDDV1V2V3V4DjDjV5V6YjC1C2C

V7CV8dj刷新電路預(yù)充脈沖dj位線位線四管存儲單元XiQQ6.1半導(dǎo)體存儲器6.1.1RAM3.RAM基本存儲單元——存儲位（2）動態(tài)存儲位電路單管MOS動態(tài)存儲位電路I/OVC1讀出放大器位線字線列線C6.1半導(dǎo)體存儲器6.1.1RAM4.RAM的使用（1）操作方式以6264為例。CS方式功能0110寫I/O0

I/O7輸入信息寫入A0～A12指定單元0101讀A0～A12對應(yīng)單元內(nèi)容輸出到I/O0～I/O7端1×××非選I/O0

I/O7端呈高阻×06.1半導(dǎo)體存儲器6.1.1RAM4.RAM的使用（2）擴展存儲容量分為位擴展和字?jǐn)U展。位擴展時將各芯片的地址線、讀/寫控制線、片選線對應(yīng)并聯(lián)在一起，而各片輸入/輸出線作為字的各個位線。例如：用2片2114擴展為容量1K×8的RAM，接法如圖。I/O0A9~A0I/O0～I/O3CSWEA9~A0I/O0～I/O3CSWEI/O7A0A9WECS6.1半導(dǎo)體存儲器6.1.1RAM4.RAM的使用2.擴展存儲容量分為位擴展和字?jǐn)U展。字?jǐn)U展時需要外加譯碼器，將地址高位送譯碼器輸入，譯碼器輸出作為每片RAM片選信號。例如，圖示是用6116組成8K×8存儲器。A112-4線譯碼器CS2K×8Y1Y2Y3Y4A12A10A9A0CEOEI/O7I/O1I/O0CS2K×8CS2K×8CS2K×8WE6.1半導(dǎo)體存儲器6.1.1RAM4.RAM的使用3.存儲器的讀、寫周期存儲器的時序分為讀時序和寫時序。以2114為例，如圖示出2114的讀周期時序圖。如表所示是讀周期的主要數(shù)據(jù)。地址A0～A9地址有效輸出有效數(shù)據(jù)輸出高阻態(tài)tCOtAtCXtOTDtRCtOHACS符

號參

數(shù)

名

稱最小值

最大值tRC讀周期時間

200nstA讀取時間

200nstCO片選到輸出穩(wěn)定

70nstCX片選到輸出有效

20nstOTD從斷開片選到輸出變?yōu)槿龖B(tài)

60nstOHA地址改變后的輸出保持時間

50ns6.1半導(dǎo)體存儲器如圖所示是2114寫周期時序圖，如表所示是寫周期的主要參數(shù)。地址A0～A9地址有效數(shù)據(jù)輸出高阻tWtWRtWCCSWEtAWtDWtDH輸入有效高阻態(tài)數(shù)據(jù)輸入tOTW符

號參

數(shù)

名

稱最小值

最大值tWC寫周期時間

200nstW寫時間

120nstWR寫恢復(fù)時間

0nstOTW從寫信號有效到輸出三態(tài)的時間

60nstDW數(shù)據(jù)有效覆蓋時間

120nstDH數(shù)據(jù)保持時間（寫信號無效后）

0nstAW地址到寫信號的建立時間

0ns6.1半導(dǎo)體存儲器6.1.2ROMRAM只能暫存信息，因為它們都具有易失性，一旦斷電，存儲的信息便隨之消失。在數(shù)字系統(tǒng)中，常常需要存儲一些固定不變的信息，如常數(shù)表、數(shù)據(jù)轉(zhuǎn)換表、字庫或固定程序等，這就需要用ROM。ROM的內(nèi)容是在制造過程中寫入（又稱編程）的，或者用專門設(shè)備由使用者寫入。一旦寫入，便只能讀出，而不能在運行程序時予以改變。6.1半導(dǎo)體存儲器6.1.2ROM根據(jù)電路工作特點，ROM屬于組合邏輯電路，給定一組輸入（地址），存儲器便給出一種輸出（1個存儲單元內(nèi)容）。但就其組成而言，它和RAM又有許多相似之處，它由地址譯碼器、存儲矩陣和輸出電路等三部分組成。6.1半導(dǎo)體存儲器6.1.2ROM根據(jù)存儲內(nèi)容寫入方法，ROM分為掩模型ROM、可編程PROM、可擦除可編程ROM等。6.1半導(dǎo)體存儲器6.1.2ROM1.掩模型ROM掩模ROM中的信息，是制造廠家在生產(chǎn)時用掩模技術(shù)寫入的。雙極型ROM速度較快，但功耗大，只用在速度要求較高的系統(tǒng)中。MOS型掩模ROM功耗小，但速度較慢。6.1半導(dǎo)體存儲器6.1.2ROM1.掩模型ROM圖示是用二極管構(gòu)成的雙極型掩模ROM。所存儲數(shù)據(jù)如下表所示。地址數(shù)據(jù)A1A0D3D2D1D0001010011101100010111110W0W1W2W3

A1A0

A1A0

A1A0

A1A0字地址譯碼器

A0

A1D3D2D1D0RRRREN1CSO3O2O1O06.1半導(dǎo)體存儲器6.1.2ROM2.可編程PROMPROM所存內(nèi)容是由用戶根據(jù)需要自己寫入的，但只能寫入一次，一經(jīng)寫入，存儲內(nèi)容即被固定且不能修改。6.1半導(dǎo)體存儲器6.1.2ROM2.可編程PROM為使用戶能自己寫入內(nèi)容，廠家在生產(chǎn)PROM時，把存儲矩陣中所有字線和位線交叉處，都跨接上串有熔絲的二極管，如圖所示，這時全部基本存儲單元內(nèi)容均為1。用戶編程時，只要給熔絲通以足夠大的電流即可將熔絲燒斷，從而將存儲內(nèi)容改寫為0。熔絲一旦燒斷，便無法恢復(fù)。因此，當(dāng)某一位寫入0后，就不能再改寫為1。字線W位線D熔絲6.1半導(dǎo)體存儲器6.1.2ROM3.可擦除可編程只讀存儲器目前使用的可擦除可編程只讀存儲器有以下幾種：EPROM，EEPROM，F(xiàn)lashROM。6.1半導(dǎo)體存儲器（1）可擦除可編程只讀存儲器EPROM：內(nèi)容可多次修改，也可長期保存。修改時，在芯片上方的石英玻璃窗口處，用紫外線燈照射10～30分鐘，芯片中原保存信息將全部丟失，然后用專用編程器寫入新的內(nèi)容。為使寫好的信息不丟失，通常在窗口上都貼有不干膠避光紙，以防止外界紫外線照射。石英窗口6.1半導(dǎo)體存儲器（2）電擦除可編程只讀存儲器EEPROM又記作E2PROM：從EPROM發(fā)展而來，針對EPROM不能按單元修改及不能電擦除的缺點而改進。E2PROM擦除和寫入實際是同一過程，擦除實為改寫。改寫時需要加高壓電源。早期生產(chǎn)的E2PROM改寫高壓電源要外接，使用時由用戶提供?，F(xiàn)在生產(chǎn)的E2PROM改寫高壓由芯片內(nèi)部自行產(chǎn)生，于是在使用上就基本與RAM相同了，只是寫入速度較慢，無論改寫1個單元，還是整片改寫，所需時間均是10ms。6.1半導(dǎo)體存儲器（3）FlashMemory又記作FlashROM，稱為閃速存儲器或快閃存儲器：是電擦除可編程存儲器。擦寫時為分區(qū)擦寫（每區(qū)的字節(jié)數(shù)由生產(chǎn)商規(guī)定）或整片擦寫。與E2PROM相比，其優(yōu)點是單位體積容量大，因此，單位體積容量成本低。6.1半導(dǎo)體存儲器6.1.2ROM4.用ROM實現(xiàn)組合邏輯函數(shù)ROM的地址譯碼器是由很多與門構(gòu)成的陣列，稱之為與陣。如果將地址譯碼器的地址輸入看作是組合邏輯電路的輸入變量，則地址譯碼器輸出的各條字線便是全部輸入變量的各個最小項。以下圖中，將地址A0和A1作為輸入變量，地址譯碼器輸出分別為ROM的存儲矩陣是一個或門陣列，稱之為或陣。它的各個位線輸出使上述最小項之間構(gòu)成一定的或邏輯關(guān)系。在圖中有W0W1W2W3

A1A0

A1A0

A1A0

A1A0字地址譯碼器

A0

A1D3D2D1D0RLRLRLRL以下圖中，將地址A0和A1作為輸入變量，地址譯碼器輸出分別為ROM的存儲矩陣是一個或門陣列，稱之為或陣。它的各個位線輸出使上述最小項之間構(gòu)成一定的或邏輯關(guān)系。在圖中有與陣列W0W1W2W3或陣列D0D1D2D3A1A0（a）1A0A1A0A0A11A1W0W1W2W3D0D1D2D3（b）圖中，與陣中的“·”表示對應(yīng)的邏輯變量參與與運算，或陣中的“×”表示對應(yīng)的最小項參與或運算。綜上所述，可以把ROM看作是一個與或陣列，如下圖所示。其中，圖（a）為ROM組成框圖，圖（b）為ROM陣列示意圖。圖（b）中，與陣中的“·”表示對應(yīng)的邏輯變量參與與運算，或陣中的“×”表示對應(yīng)的最小項參與或運算。因此有與陣列W0W1W2W3或陣列D0D1D2D3A1A0（a）1A0A1A0A0A11A1W0W1W2W3D0D1D2D3（b）例6-1根據(jù)圖示與或陣列圖，寫出邏輯函數(shù)F1，F(xiàn)2表達(dá)式。解：根據(jù)圖中與陣圖可得根據(jù)或陣圖可得AABBm0m1m2m3F1F2例6-2用ROM將4位二進制碼轉(zhuǎn)換為格雷碼。解：列4位二進制碼轉(zhuǎn)換為格雷碼的真值表，由表寫最小頂表達(dá)式：Y3＝

m（8,9,10,11,12,13,14,15）Y2＝

m（4,5,6,7,8,9,10,11）Y1＝

m（2,3,4,5,10,11,12,13）Y0＝

m（1,2,5,6,9,10,13,14）序號二進制數(shù)（存儲地址）格雷碼（存儲數(shù)據(jù)）A3A2A1A0Y3Y2Y1Y0000000000100010001200100011300110010401000110501010111601100101701110100810001100910011101101010111111101111101211001010131101101114111010011511111000由最小頂表達(dá)式：Y3＝

m（8,9,10,11,12,13,14,15）Y2＝

m（4,5,6,7,8,9,10,11）Y1＝

m（2,3,4,5,10,11,12,13）Y0＝

m（1,2,5,6,9,10,13,14）畫4位二進制碼轉(zhuǎn)換為格雷碼的ROM陣列圖如圖。用PROM實現(xiàn)此碼制轉(zhuǎn)換，只要按圖編程或陣即可。1A3A2m0m1m2m3Y3Y2Y1Y011A1A01m4m5m6m7m8m9m10m11m12m13m14m156.2可編程邏輯器件可編程邏輯器件PLD是一種由用戶編程完成邏輯功能的器件，按構(gòu)成分為可編程ROM，可編程陣列邏輯PAL、可編程邏輯陣列PLA、通用陣列邏輯GAL及現(xiàn)場可編程門陣列FPGA和復(fù)雜可編程邏輯器件CPLD等。由于PLD集成度遠(yuǎn)大于中小規(guī)模TTL或CMOS電路，每片可達(dá)幾百門，數(shù)千門，甚至上萬門；具有變換正負(fù)邏輯、三態(tài)輸出和存儲功能等；可借助計算機軟件對器件進行編程，用編程器構(gòu)造器件。因而，用PLD實現(xiàn)邏輯功能，設(shè)計方便，速度快，功耗低，可靠性高，節(jié)省成本，是目前構(gòu)成數(shù)字系統(tǒng)的理想器件。6.2可編程邏輯器件6.2.1PLD一般組成與電路表示法1．PLD一般組成輸入電路輸入變量互補輸入變量與陣列或陣列輸出電路與項或項輸出變量6.2可編程邏輯器件6.2.1PLD一般組成與電路表示法2．PLD電路表示法固定連接編程連接不連接6.2可編程邏輯器件6.2.2PALPAL器件的基本結(jié)構(gòu)是可編程與陣和固定的或陣。圖示是雙極型PAL原理圖，它與PROM一樣，利用燒斷熔絲進行編程。P011≥1≥1F2ABP1P2P3F1BBAA6.2可編程邏輯器件6.2.2PAL圖示PAL陣列圖中，每條橫線對應(yīng)一個與項，稱為與線；豎線對應(yīng)一個輸入變量的原變量或反變量，稱為輸入線。若與線與輸入線交叉處熔絲保留，則該條與線對應(yīng)的與項中包含輸入線所對應(yīng)的變量；若熔絲燒斷，則該與項與輸入線所對應(yīng)的變量無關(guān)。11≥1&≥1F2AB&&&F1AABB6.2可編程邏輯器件6.2.2PAL圖示是PAL熔絲全部保留的簡化符號。&例6-3如圖所示陣列圖，寫出F1～F4表達(dá)式。解：BBAA≥1F1&≥1F2&≥1F3&≥1F46.2可編程邏輯器件6.2.2PALPAL器件有多種型號，它們的與陣結(jié)構(gòu)相同，規(guī)模略有不同，輸出結(jié)構(gòu)不相同，常見的輸出結(jié)構(gòu)有以下兩種：（1）組合型。這種輸出結(jié)構(gòu)適合構(gòu)成組合邏輯電路。常見的有或門輸出，或非門輸出，以及帶互補輸出端的或門等。具有三態(tài)特性的輸出端還能兼做輸入端用。（2）寄存型。這種輸出結(jié)構(gòu)適于構(gòu)成時序電路。6.2可編程邏輯器件6.2.3GALGAL器件是繼PAL器件之后推出的一種低密度PLD，在結(jié)構(gòu)上采用輸出邏輯宏單元OLMC，可由用戶編程組態(tài)，構(gòu)成組合型輸出、寄存型輸出等。在工藝上采用E2CMOS技術(shù)，從