數(shù)電期末最強(qiáng)總結(jié)lesson

.06.11UESTC數(shù)電加油站lesson-1第1頁P(yáng)reface1Talentscomefromdiligenceandknowledgeisgainedbyaccumulation.2亡羊補(bǔ)牢，未為晚也3加油！第2頁統(tǒng)計(jì)表一、數(shù)字邏輯設(shè)計(jì)：組合邏輯電路分析題9%組合邏輯電路設(shè)計(jì)題8%時(shí)序電路器件原理了解12%D觸發(fā)器、J-K觸發(fā)器等13%時(shí)序：二進(jìn)制計(jì)數(shù)器分析與設(shè)計(jì)13%時(shí)序：移位存放器分析與設(shè)計(jì)10%時(shí)序：移位存放型計(jì)數(shù)器分析與設(shè)計(jì)12%時(shí)序電路分析與設(shè)計(jì)中重點(diǎn)步驟：狀態(tài)圖、波形圖16%這些都太簡(jiǎn)單，我只有直接回復(fù)訂閱號(hào)告訴你們了！2%聽課目標(biāo)只要考試能過就行啊查漏補(bǔ)缺有所提升26%我可是為了刷到滿績(jī)來73%提升學(xué)科能力才是最主要（文件查找、試驗(yàn)設(shè)計(jì)）學(xué)習(xí)學(xué)科前沿知識(shí)第3頁學(xué)習(xí)步驟

Step1Step2Step3

期中前主要知識(shí)點(diǎn)整理第七章重點(diǎn)知識(shí)點(diǎn)整理第八章重點(diǎn)知識(shí)點(diǎn)整理Step4綜合復(fù)習(xí)OK第4頁考試重點(diǎn)-題型與主要內(nèi)容題型：填空、選擇題、分析題、設(shè)計(jì)題。內(nèi)容主要：期中考試以后學(xué)習(xí)內(nèi)容，占70-80%以上。另外如數(shù)選、二進(jìn)制譯碼器及以前部分內(nèi)容可能會(huì)在大題中使用。

第5頁考試重點(diǎn)-組合部分1、三態(tài)器件、異或門、校驗(yàn)電路和比較器2、加法器、累加器和組合乘法器3、數(shù)據(jù)選擇器、二進(jìn)制譯碼器4、卡諾圖化簡(jiǎn)5、BCD碼等基本知識(shí)應(yīng)用第6頁考試重點(diǎn)-時(shí)序部分---第7章1、鎖存器結(jié)構(gòu)與性能

2、D觸發(fā)器結(jié)構(gòu)性能及相關(guān)電路3、有限狀態(tài)機(jī)表示和分析計(jì)數(shù)器、序列信號(hào)發(fā)生器序列信號(hào)檢測(cè)器狀態(tài)分析、轉(zhuǎn)移列表設(shè)計(jì)、系統(tǒng)分解設(shè)計(jì)4、同時(shí)狀態(tài)機(jī)概念第7頁考試重點(diǎn)-時(shí)序部分----第8章二進(jìn)制計(jì)數(shù)器規(guī)?；O(shè)計(jì)二進(jìn)制計(jì)數(shù)器經(jīng)典應(yīng)用移位存放器結(jié)構(gòu)和經(jīng)典應(yīng)用移位存放器型計(jì)數(shù)器應(yīng)用時(shí)序部分----第9章

ROM基本概念

A/S,D/A

第8頁一、組合電路重點(diǎn)知識(shí)回顧進(jìn)制轉(zhuǎn)換（10,2,8,16）補(bǔ)碼系統(tǒng)（概念、運(yùn)算）編碼（8421BCD,2421BCD,余3碼，格雷碼）關(guān)于函數(shù)基本概念表示一個(gè)函數(shù)方法經(jīng)典芯片利用（二進(jìn)制譯碼器、顯示譯碼器、數(shù)據(jù)選擇器、優(yōu)先編碼器、全加器、比較器、奇偶校驗(yàn)電路）第9頁NOTES:bit（位）1byte(1個(gè)字節(jié))=8bitsMEMORY:256M=256MBytes1KB=1024Bytes1MB=1024*1024Bytes1GB=1024*1024*1024Bytes第10頁進(jìn)制轉(zhuǎn)換（10,2,8,16）

Whatistherangeofrepresentablenumber,ifyouhaven-bitbinarynumber?

0~2n-1十進(jìn)制轉(zhuǎn)二進(jìn)制整數(shù)部分轉(zhuǎn)換：除以2取余,倒著數(shù)。小數(shù)部分轉(zhuǎn)換：乘2取整,正著數(shù)。八進(jìn)制轉(zhuǎn)二進(jìn)制十六進(jìn)制轉(zhuǎn)二進(jìn)制第11頁SumupfortheComplement

(總結(jié))

ComplementNumberSystemssigned-magnitudesystem(010001)(101111)(010001)(110001)+1710-1710不變+1710-1710符號(hào)位改變符號(hào)位不變其余按位取反加1.連同符號(hào)位一起按位取反加1.連同符號(hào)位一起按位取反加1.符號(hào)位改變第12頁SumupfortheComplement

(總結(jié))1.Positivenumberhasthesame：

Sign-Magnitude,Ones’–Complement,andTwo’s-Complement(正數(shù)原碼、反碼、補(bǔ)碼相同)2.MSB(thesignbit):1=minus;0=plusWeightoftheMSB:-2n-1

第13頁2.6Two’s–ComplementAddition

andSubtraction

(二進(jìn)制補(bǔ)碼加法和減法)wedefine[x]tobethetwo’scomplementrepresentationofx

[x+y]=([x]+[y])[x-y]=([x]+[-y])

[x]為x在補(bǔ)碼系統(tǒng)中表示。X為610，[x]為01102’s-complementX為-610，[x]為10102’s-complement注意區(qū)分：x在補(bǔ)碼系統(tǒng)中表示[x]和對(duì)一個(gè)數(shù)x求補(bǔ)碼為2n-x區(qū)分！第14頁2.6.3therulefordetectingoverflow

（溢出判斷規(guī)則）(P41)

1.對(duì)于二進(jìn)制補(bǔ)碼，加數(shù)符號(hào)相同，和符號(hào)與加數(shù)符號(hào)不一樣,則有溢出.2.最高數(shù)值位產(chǎn)生進(jìn)位與符號(hào)位產(chǎn)生進(jìn)位不一樣則有溢出.3.擴(kuò)展符號(hào)位后運(yùn)算，判斷運(yùn)行結(jié)果中兩個(gè)符號(hào)位是否相同,不一樣則有溢出.第15頁第16頁BCD(8421)碼2421碼余3碼(excess-3)

二五混合碼(biqunarycode)(anerror-detectingproperty含有檢錯(cuò)特征)10中取1碼（1-out-of-10code）加權(quán)碼（WeightedCode）自反碼

(self-complementing)

Table2-9(P49).(P50)第17頁格雷碼第18頁DualityandComplement

(對(duì)偶和反演)

(P194.P195)對(duì)偶(Duality)：FD(X1,X2,…,Xn,+,·,’)=F(X1,X2,…,Xn,·,+,’)

反演(Complement)：

[F(X1,X2,…,Xn,+,·)]’=F(X1’

,X2’,…,Xn’

,·,+)

[F(X1,X2,…,Xn)]’=FD(X1’

,X2’,…,Xn’

)

正邏輯約定和負(fù)邏輯約定互為對(duì)偶關(guān)系第19頁Truthtable真值表productterm乘積項(xiàng)sumterm求和項(xiàng)sum-of-productsexpression“積之和”表示式product-of-sumsexpression

“和之積”表示式n-variableminterm

n變量最小項(xiàng)n-variablemaxterm

n變量最大項(xiàng)normalterms

標(biāo)準(zhǔn)項(xiàng)canonicalsum標(biāo)準(zhǔn)和canonicalproduct標(biāo)準(zhǔn)積——最小項(xiàng)之和——最大項(xiàng)之積4.1.6StandardRepresentationsofLogic

Functions(P196)第20頁A’·B’·C’A’·B’·CA’·B·C’A’·B·CA·B’·C’A·B’·CA·B·C’A·B·Cm0m1m2m3m4m5m6m7

minterm00000011010201131004101

511061117ABCrowA+B+CA+B+C’A+B’+CA+B’+C’A’+B+CA’+B+C’A’+B’+CA’+B’+C’M0M1M2M3M4M5M6M7

maxtermMintermsandMaxtermsm5??M5第21頁F=∑X,Y,Z(0,3,4,6,7)=X’.Y’.Z’+X’.Y.Z+X.Y’.Z’+X.Y.Z’+X.Y.Z∑X,Y,Z(0,3,4,6,7):isamintermlist.(最小項(xiàng)列表)“thesumofminterms0,3,4,6,and7with

variablesX,Y,andZ.”

第22頁F=∏X,Y,Z(1,2,5)=(X+Y+Z’).(X+Y’+Z).(X’+Y+Z’)

∏X,Y,Z(1,2,5)isamaxtermlist.(最大項(xiàng)列表)第23頁RelationshipofMintermandMaxterm11101001G00000010010001111000101111011110ABCF(A’·B·C)’=A+B’+C’(A·B’·C)’=A’+B+C’(A·B·C’)’=A’+B’+CMi=mi’mi=Mi’標(biāo)號(hào)互補(bǔ)第24頁KarnaughMaps(P212）

step填寫卡諾圖圈組：找出能夠合并最小項(xiàng)組(圈)數(shù)最少、每組(圈)包含方塊數(shù)最多方格可重復(fù)使用，但最少有一個(gè)未被其它組圈過圈組時(shí)應(yīng)從合并數(shù)最小開始讀圖：寫出化簡(jiǎn)后乘積項(xiàng)消掉既能為0也能為1變量保留一直為0或一直為1變量積之和形式：

0

反變量

1

原變量第25頁

4.4.1StaticHazards

靜態(tài)冒險(xiǎn)(P225)static-1hazard

靜態(tài)-1型冒險(xiǎn)static-0hazard

靜態(tài)-0型冒險(xiǎn)主要存在于“與－或”電路中AFAFSteady–stateis1.F=(A·A’)’=A+A’Steady–stateis0.F=(A+A’)’=A·A’主要存在于“或－與”電路中第26頁The74x138isacommerciallyavailableMSI3-to-8decoder.

the74x138hasactive-lowoutputs.(P387)第27頁inputsoutputsEnableoutput使能輸出，用于級(jí)聯(lián)EOGroupSelect(選通輸出)GSEI_L有效沒有輸入請(qǐng)求EO_L有效EnableInputs使能輸入EI-LEI_L有效有輸入請(qǐng)求GS_L有效P411第28頁ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSSRC0SSRC1SSRC2沖突（fighting）利用使能端進(jìn)行時(shí)序控制….三態(tài)器件允許信號(hào)共享單個(gè)“同線”（partyline）經(jīng)典三態(tài)器件，進(jìn)入高阻態(tài)比離開高阻態(tài)快PQWSDATA第29頁EN_LCBAYY_L1XXX00000001001000110100010101100111

01D0D0’D1D1’D2D2’D3D3’D4D4’D5D5’D6D6’D7D7’Truthtablefora74x1518-input,1-bitmultiplexer.ABCP434第30頁5.8.2ParityCircuit

奇偶校驗(yàn)電路什么是奇偶校驗(yàn)?奇偶校驗(yàn)位+一組信號(hào)位基本定理：基本概念：使全部1加起來為偶數(shù)或奇數(shù),來檢測(cè)系統(tǒng)方法稱為奇偶校驗(yàn)法。A0

A1…An=

1變量為1個(gè)數(shù)是奇數(shù)0變量為1個(gè)數(shù)是偶數(shù)odd-paritycircuit（奇校驗(yàn)電路）假如輸入有奇數(shù)個(gè)1，則輸出為1。even-paritycircuit（偶校驗(yàn)電路）假如輸入有偶數(shù)個(gè)1，則輸出為1。P448第31頁The74x2809-bitparitygenerator9位奇偶校驗(yàn)發(fā)生器74x280（P449圖6－71）ABCDEFGHIEVENODD74x280偶數(shù)個(gè)1時(shí)輸出為1奇數(shù)個(gè)1時(shí)輸出為1第32頁74x856.9.4StandardMSIComparators

the74x854-bitcomparator

A0A1A2A3ALTBINAEQBINAGTBIN級(jí)聯(lián)輸入，用于擴(kuò)展ALTBOUT=(A<B)+(A=B)·ALTBIN通常低位輸出接高位輸入A=B：低位和高位都相等A高位>B高位A高位=B高位

&A低位>B低位A>BAEQBOUT=(A=B)·AEQBINAGTBOUT=(A>B)+(A=B)·AGTBIN第33頁SerialExpandingComparators

(比較器串行擴(kuò)展)XD[11:0]YD[11:0][3:0][7:4][11:8]X<YX=YX>Y+5VA<BIA=BIA>BIA<BOA=BOA>BOA0~A3B0~B374x85A<BIA=BIA>BIA<BOA=BOA>BOA0~A3B0~B374x85A<BIA=BIA>BIA<BOA=BOA>BOA0~A3B0~B374x853片74x85組成12位比較器低位高位第34頁AdderHalfadder第35頁FulladderAdder第36頁S/A=0:adderS/A=1:subtractorApplicationofMSIadder:74x283第37頁class-exercises1、F=(A+B+D’)?(A+B’+D)?(A+B+D’)?(A’+C+D)?(A’+C+D’)

FD=

?

F’=

?

2、UsingKarnaughmaps,findaminimalsum-of-productsexpressionforeachofthefollowinglogicfunctionF.Indicatethedistinguished1-cellsineachmap.

F=

A,B,C,D(0,1,2,3,4,5,7,14,15)

第38頁

TOFILLYOURANSWERSINTHE“[]”（2’X10）

1.[21]10=>[00011111]GRAY(Assumedthenumbersystemis8-bitlong)

2.if[X]10=+91，then[X]two’s-complement=[01011011]2，[-X]two’s-complement=[10100101]2

(Assumedthenumbersystemis8-bitlong)

3.Todesigna“1001001”serialsequencegeneratorbyshiftregisters,theshiftregistershouldneed(5)bitatleast.

4.Ifusethesimpleststateassignmentmethodfor133states，thenneedatleast[8]statevariables。

5.Ifnumber[A]two’s-complement=11111001and[B]two’s-complement=11010101,

calculate[-A-B]two’s-complement,[-A+B]two’s-complementandindicatewhetherornotoverflowoccurs.

[-A-B]two’s-complement=[00110010],overflow:[no]

[-A+B]two’s-complement=[11011100],overflow:[no]

6.OnestatetransitionequationisQ*=JQ’+K’Q。IfweuseDflip-floptocompletetheequation，theDinputterminalofDflip-flopshouldbehavethefunctionD=[JQ’+K’Q]。

考卷實(shí)例1第39頁二.CombinationalCircuitAnalysis:[10]1．A3-inputtruthtableisshownbelow.Findtheminimalsum-of-productsexpressionfortheoutputF.[5]

TheoutputfunctionF=AB+AC+BC第40頁2．Tofindtheminimalsum-of-productsexpressionofF’forF(X1,X2,X3,X4)=

(1,3,5,7,9,11,12,13,14,15),(F’iscomplementofF)[5]F’=X1’X4’+X2’X4’

第41頁三.TrytofinishlogicalfunctionF(W,X,Y,Z)=WXYZ（3,6,7,10,11,14）byonechipof74X138andone8-inputnandgate.[10]解：F(W,X,Y,Z)=ΣWXYZ（3,6,7,10,11,14）

=W’X’YZ+W’XYZ’+W’XYZ+WX’YZ’+WX’YZ+WX