電子技術基礎 課件 數(shù)電 18.1 概述

第18章半導體存儲器與可編程邏輯器件18.1

概述18.1

概述半導體存儲器具有集成度高、功耗小、存取速度快等優(yōu)點半導體存儲器就是一種能夠存放大量數(shù)據(jù)的集成電路半導體存儲器的分類：隨機存儲器（RandomAccessMemory簡稱RAM)只讀存儲器（Read-onlyMemory簡稱ROM)1.隨機存儲器（RAM)既能讀出、寫入數(shù)據(jù)，斷電后不能保存數(shù)據(jù)18.1

概述RAM按照存儲單元的結構類型分：(1)靜態(tài)RAM（StaticRAM，簡稱SRAM）存儲單元結構較復雜，集成度較低，但讀寫速度快。(2)動態(tài)RAM（DynamicRAM，簡稱DRAM）

存儲單元結構簡單，集成度高，價格便宜，廣泛地用于計算機中。18.1

概述2.只讀存儲器（ROM)

一般存入固定的數(shù)據(jù)，工作時只需讀出所存的數(shù)據(jù)按照ROM數(shù)據(jù)寫入的方式，可分為：(1)掩膜ROM存儲的數(shù)據(jù)是在集成電路廠確定的，用戶無法更改數(shù)據(jù)由用戶自己寫入，但只能寫一次(2)可編程ROM(ProgrammableROM簡稱PROM)18.1

概述(3)可擦除PROM（ErasablePROM簡稱EPROM)數(shù)據(jù)可用紫外線擦除，用戶可以多次改寫其中存儲的數(shù)據(jù)(4)電可擦除EPROM（ElectricallyEPROM簡稱E2PROM)用電可擦除存入的數(shù)據(jù)，使用起來更加方便3.可編程邏輯器件(ProgrammableLogicalDevice，簡稱PLD)PLD是一種半定制器件，可以由編程來確定其邏輯功能18.1

概述a.只讀存儲器(1)低密度PLDb.可編程邏輯陣列(ProgrammableLogicArray，簡稱PLA)由可編程的與和或陣列組成，可以實現(xiàn)任意邏輯函數(shù)。ROM是一種早期的PLD，由于結構的限制，它更適合于存儲數(shù)據(jù)。c.可編程陣列邏輯(ProgrammableArrayLogic，簡稱PAL)18.1

概述d.通用陣列邏輯(GeneticArrayLogic，簡稱GAL)GAL是在PLA基礎上發(fā)展起來的，它采用了E2CMOS工藝，實現(xiàn)了可改寫；輸出結構是可編程的邏輯宏單元，給邏輯設計帶來很大的靈活性。低密度PLD的主要特點：集成度低，結構簡單，僅能實現(xiàn)較小規(guī)模的邏輯電路(2)高密度PLD18.1

概述20世紀80年代中期，又出現(xiàn)了新一代的高密度PLD，其集成密度一般可達數(shù)千門，甚至上萬門，具有在系統(tǒng)可編程或現(xiàn)場可編程特性，可用于實現(xiàn)較大規(guī)模的邏輯電路。

把基于乘積項技術和Flash結構的高密度PLD稱為復雜可編程邏輯器件CPLD，而把基于查找表技術和SRAM結構的高密度PLD稱為現(xiàn)場可編程門陣列FPGA。CPLD和FPGA統(tǒng)稱為高密度可編程邏輯器件18.1

概述FPGA的主要特點：(1)基于SRAM結構(2)采用查表作為基本邏輯單元(3)容量大，設計靈活(4)每一次上電時要進行數(shù)據(jù)加載

密度和性能的持續(xù)提高、低廉的開發(fā)費用和快速的上市時間正在使設計人員轉向FPGA18.1

概述在PLD(HDPLD)中，門電路的簡化畫法(a)輸入緩沖器AA(