《電工電子技術項目教程 》課件-10.項目10 觸發(fā)器與時序邏輯電路

電工電子技術項目化教程項目10觸發(fā)器與時序邏輯電路任務10.1觸發(fā)器任務10.2時序邏輯電路任務10.1觸發(fā)器一、任務引入任務10.1觸發(fā)器

在智力競賽中，參賽者通過搶先按動按鈕，取得答題權。圖中所示是由4個D觸發(fā)器和2個“與非”門、1個“非”門等組成的4人搶答電路。任務10.1觸發(fā)器

搶答前，主持人按下復位按鈕SB，4個D觸發(fā)器全部清0，4個發(fā)光二極管均不亮，“與非”門G1輸出為0，三極管截止，揚聲器不發(fā)聲。同時，G2輸出為1，時鐘信號CP經(jīng)G3送入觸發(fā)器的時鐘控制端。此時，搶答按鈕SB1~SB4未被按下，均為低電平，4個D觸發(fā)器輸入的全是0，保持0狀態(tài)不變。時鐘信號CP可用555定時器組成多諧振蕩器的輸出。

當搶答按鈕SB1~SB4中有一個被按下時，相應的D觸發(fā)器輸出為1，相應的發(fā)光二極管亮，同時，與非門G1輸出為1，使揚聲器響，表示搶答成功，另外G1輸出經(jīng)G2反相后，輸入與非門G3，無論時鐘信號CP是否有信號來，使G3輸出為1，封鎖時鐘信號CP，此時，各觸發(fā)器的時鐘控制端均為1，如果再有按鈕被按下，就不起作用了，觸發(fā)器的狀態(tài)也不會改變。搶答完畢，復位清零，準備下次搶答。任務10.1觸發(fā)器二、教學目標知識目標：

理解各種觸發(fā)器的組成、工作原理；

掌握觸發(fā)器的邏輯功能；

掌握描述觸發(fā)器邏輯功能的方法;

了解特性方程（或狀態(tài)方程）、狀態(tài)轉換真值表、狀態(tài)轉換圖和時序圖的區(qū)別。能力目標：

能夠進行觸發(fā)器邏輯功能的分析；

能夠將JK觸發(fā)器改接成D觸發(fā)器或T觸發(fā)器。素質目標:

培養(yǎng)獨立思考，勇于探索的精神和能力；

培養(yǎng)創(chuàng)新精神和獨立解決問題的能力。任務10.1觸發(fā)器三、相關知識電路的輸出狀態(tài)不僅取決于當時的輸入信號，而且與電路原來的狀態(tài)有關。當輸入信號消失后，電路狀態(tài)仍維持不變。這種具有存貯記憶功能的電路稱為時序邏輯電路。而觸發(fā)器是構成時序電路的基本邏輯單元。觸發(fā)器的特點：（1）有兩個穩(wěn)定狀態(tài)“0”態(tài)和“1”態(tài)；（2）能根據(jù)輸入信號將觸發(fā)器置成“0”或“1”態(tài)；（3）輸入信號消失后，被置成的“0”或“1”態(tài)能保存下來，即具有記憶功能。任務10.1觸發(fā)器三、相關知識（一）RS觸發(fā)器1.基本RS觸發(fā)器兩互補輸出端兩輸入端&QQ.G1&.G2SDRD反饋線正常情況下，兩輸出端的狀態(tài)保持相反。通常以Q端的邏輯電平表示觸發(fā)器的狀態(tài)，即Q=1，Q=0時，稱為“1”態(tài)；反之為“0”態(tài)。任務10.1觸發(fā)器

觸發(fā)器輸出與輸入的邏輯關系1001設觸發(fā)器原態(tài)為“1”態(tài)。翻轉為“0”態(tài)(1)SD=1，RD=01010QQ.G1&.&G2SDRD任務10.1觸發(fā)器設原態(tài)為“0”態(tài)1001110觸發(fā)器保持“0”態(tài)不變復位0QQ.G1&.&G2SDRD結論:不論觸發(fā)器原來為何種狀態(tài)，當SD=1，RD=0時，將使觸發(fā)器置“0”或稱為復位。任務10.1觸發(fā)器01設原態(tài)為“0”態(tài)011100翻轉為“1”態(tài)(2)SD=0，RD=1QQ.G1&.&G2SDRD任務10.1觸發(fā)器設原態(tài)為“1”態(tài)0110001觸發(fā)器保持“1”態(tài)不變置位1QQ.G1&.&G2SDRD結論:不論觸發(fā)器原來為何種狀態(tài)，當SD=0，RD=1時，將使觸發(fā)器置“1”或稱為置位。任務10.1觸發(fā)器11設原態(tài)為“0”態(tài)010011保持為“0”態(tài)(3)SD=1，RD=1QQ.G1&.&G2SDRD任務10.1觸發(fā)器設原態(tài)為“1”態(tài)1110001觸發(fā)器保持“1”態(tài)不變1QQ.G1&.&G2SDRD

當SD=1，RD=1時，觸發(fā)器保持原來的狀態(tài)，即觸發(fā)器具有保持、記憶功能。任務10.1觸發(fā)器110011111110若G1先翻轉，則觸發(fā)器為“0”態(tài)“1”態(tài)(4)SD=0，RD=0QQ.G1&.&G2SDRD10若先翻轉當信號SD=RD=0同時變?yōu)?時，由于與非門的翻轉時間不可能完全相同，觸發(fā)器狀態(tài)可能是“1”態(tài)，也可能是“0”態(tài)，不能根據(jù)輸入信號確定。任務10.1觸發(fā)器基本R－S

觸發(fā)器狀態(tài)表邏輯符號RD(ResetDirect)-直接置“0”端(復位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不變保持00同時變1后不確定功能缺陷：存在不確定態(tài)，不能受控制。任務10.1觸發(fā)器2．同步RS觸發(fā)器要求觸發(fā)器動作在時間上同步，只有在同步控制信號到達時，才會根據(jù)輸入信號發(fā)生改變。時鐘脈沖信號，用CP表示。任務10.1觸發(fā)器特性方程：約束條件：RS=0

輸入輸出CPRSQn+1說明0××Qn保持原態(tài)100Qn保持原態(tài)1011置11100置0111×不定狀態(tài)同步RS觸發(fā)器的邏輯功能表任務10.1觸發(fā)器（二）主從JK觸發(fā)器主從型JK觸發(fā)器由兩個同步RS觸發(fā)器串聯(lián)而成，分別稱為主觸發(fā)器和從觸發(fā)器，其邏輯電路和符號如下圖所示。曾用符號

國標符號任務10.1觸發(fā)器主從JK觸發(fā)器的特征方程：輸入輸出功能說明JK00保持原狀態(tài)010置0101置111計數(shù)JK觸發(fā)器的邏輯功能表主從JK觸發(fā)器的優(yōu)點：克服了鐘控RS觸發(fā)器存在的“空翻”現(xiàn)象，消除了主從RS觸發(fā)器輸入端的約束條件。存在著新的問題：“一次變化”問題?！耙淮巫兓眴栴}是指CP=1期間，由于J、K信號的變化，主觸發(fā)器可能產(chǎn)生翻轉，造成從觸發(fā)器的誤動作。任務10.1觸發(fā)器（三）同步D觸發(fā)器

與同步RS觸發(fā)器相比，同步D觸發(fā)器有一個觸發(fā)信號輸入端D和一個同步信號輸入端CP。其邏輯符號如圖所示。工作原理：①當有CP脈沖的下降沿到來時，Qn+1的狀態(tài)取決于D的輸入，即：當D=0且CP脈沖的下降沿到來時，Qn+1=0（置0）。當D=1且CP脈沖的下降沿到來時，Qn+1=1（置1）。②在無CP脈沖的下降沿到來時，Qn+1=Qn（保持原態(tài)）。綜上分析，在時鐘CP下降沿到來后，D觸發(fā)器的狀態(tài)與其輸入端D的狀態(tài)相同，即Qn+1=D。任務10.1觸發(fā)器D觸發(fā)器的特性表輸入輸出DQn+10011例：D

觸發(fā)器工作波形圖CDQ上升沿觸發(fā)翻轉10100任務10.1觸發(fā)器（四）T觸發(fā)器T觸發(fā)器又稱受控翻轉型觸發(fā)器。其特點為：T=0時，觸發(fā)器在CP下降沿脈沖觸發(fā)后，狀態(tài)保持不變。T=1時，觸發(fā)器在CP下降沿脈沖觸發(fā)后，狀態(tài)發(fā)生改變。其邏輯符號和邏輯功能表如圖所示。

T觸發(fā)器邏輯符號T觸發(fā)器邏輯功能表任務10.1觸發(fā)器四、知識拓展1.觸發(fā)器的觸發(fā)方式觸發(fā)器有四種觸發(fā)方式：a）CP=1期間均可觸發(fā)，稱作高電平觸發(fā)，記為“”；b）CP=0期間可以觸發(fā)，稱作低電平觸發(fā)，記為“”；c）CP由0跳變到1時刻觸發(fā)，稱作上升沿觸發(fā)，記為“”；d）CP由1跳變到0時刻觸發(fā)，稱作下降升沿觸發(fā)，記為“”。電平觸發(fā)方式邊沿觸發(fā)方式觸發(fā)器的四種觸發(fā)方式a）高電平觸發(fā)

b）低電平觸發(fā)

c）上升沿觸發(fā)

d）下降升沿觸發(fā)任務10.1觸發(fā)器2.74LS175集成觸發(fā)器介紹74LS175引腳圖74LS175邏輯電路圖任務10.1觸發(fā)器74LS175功能表74LS175是四D集成觸發(fā)器，其內部具有四個獨立的D觸發(fā)器。四D觸發(fā)器具有共同的時鐘端CP和共同的清除端RD，這種D觸發(fā)器又稱寄存器，它可以寄存數(shù)據(jù)。當CP脈沖沒有來到時，D觸發(fā)器輸出端的狀態(tài)不因輸入端狀態(tài)的改變而改變，起到寄存原來數(shù)據(jù)的作用。任務10.1觸發(fā)器五、技能訓練1．防越位電子保護器電路

在機加工過程中，有許多靠電動機驅動的設備裝置，從安全的角度出發(fā)，常有防越位的要求，比如機床工作時，不允許操作人員的手等部位進入某些空間區(qū)域，不然會發(fā)生危險。

圖中所示就是防越位電子保護器的電路原理圖，它由光敏傳感器、雙穩(wěn)態(tài)觸發(fā)器、晶體管開關、繼電器等部件組成，主要是利用觸發(fā)器的特點工作的。任務10.1觸發(fā)器工作過程：

機床正常工作時，如果有遮光物體越位，就會遮住傳感器光電二極管VDl的光線，使晶體管VTl截止，信號SD為高電平，由兩個或非門構成的基本RS觸發(fā)器被置1，使晶體管VT2飽和導通，中間繼電器KA的線圈得電而斷開串接在電機控制回路的動斷觸點，從而使電機停轉。

當遮光物體移去后，VTl飽和導通，SD為低電平，但由于基本RS觸發(fā)器反饋線的信號藕合作用，觸發(fā)器依然被置l，VT2依然導通，所以電機仍然是停轉的。

如果要使機床重新工作，可以按一下重新起動按鈕SB，這樣Q端被置0，VT2截止，使中間繼電器KA的線圈失電而恢復電機工作。電路圖中VD2作為繼電器線圈的續(xù)流二極管。任務10.1觸發(fā)器2.搶答判決器電路（由74LS175實現(xiàn)）上圖所示為搶答判決器的電路原理圖，這類判決器可用于電視臺等場合舉辦問答式競賽時的搶答與判決。電路由四D集成觸發(fā)器TTL74LSl75及輔助電路組成，可供4位(4組)人員比賽用。圖中S1~S4是4位(4組)參賽者使用的搶答按鈕，判決由聲、光(喇叭、指示燈)明示。任務10.1觸發(fā)器電路工作過程分析：

比賽開始前，系統(tǒng)先復位。按下復位按鈕S0，清零端

，使觸發(fā)器輸出Q1~Q4均為0，所有發(fā)光二極管LED都不亮。同時，由于與非門Gl四個輸入都為1，它的輸出0信號，一則使晶體管VT截止，喇叭不響；二是使與非門G2輸出為1，與非門G3被打開，時鐘脈沖CP可以進入觸發(fā)器C端，為系統(tǒng)接收輸入搶答信號做好準備。

比賽開始后，任何一個搶答按鈕被按下，系統(tǒng)都會作出聲光判決。比如S3首先被按下，則相應觸發(fā)器的輸出Q3=1，相應的發(fā)光二極管亮。同時Gl輸出變?yōu)?，一路使VT飽和導通，喇叭鳴響；同時使G2輸出為0，封鎖G3門，時鐘脈沖便不能進入觸發(fā)器。由于沒有時鐘脈沖CP，因此再接著按其他按鈕都不起作用，觸發(fā)器維持原有狀態(tài)。

一輪搶答判決完畢，可重新復位。任務10.2時序邏輯電路一、任務引入任務10.2時序邏輯電路

在許多場合需要測量旋轉部件的轉速，如電機轉速、機動車車速等，轉速多以十進制數(shù)制顯示。圖中所示是測量電動機轉速的數(shù)字轉速測量系統(tǒng)示意圖。數(shù)字轉速測量系統(tǒng)示意圖任務10.2時序邏輯電路工作原理：

電機每轉一周，光線透過圓盤上的小孔照射光電元件一次，光電元件產(chǎn)生一個電脈沖，光電元件每秒發(fā)出的脈沖個數(shù)就是電機的轉速。光電元件產(chǎn)生的電脈沖信號較弱，且不夠規(guī)則，必須放大、整形后，才能作為計數(shù)器的計數(shù)脈沖。脈沖發(fā)生器產(chǎn)生一個脈沖寬度為1秒的矩形脈沖，去控制門電路，讓“門”打開1秒鐘。在這1秒鐘內，來自整形電路的脈沖可以經(jīng)過門電路進入計數(shù)器。根據(jù)轉速范圍，采用4位十進制計數(shù)器，計數(shù)器以8421碼輸出，經(jīng)過譯碼器后，再接數(shù)字顯示器，顯示電機轉速。任務10.2時序邏輯電路二、教學目標知識目標：

了解時序邏輯電路的特點，掌握時序邏輯電路的分析方法；

掌握寄存器的特點、分類及工作過程；

掌握計數(shù)器的特點、分類及工作過程。能力目標：

能夠進行時序邏輯電路的分析和設計；

能夠用集成電路搭建簡單的寄存器電路和計數(shù)器電路。素質目標:

培養(yǎng)獨立思考，勇于探索的精神和能力；

培養(yǎng)創(chuàng)新精神和獨立解決問題的能力。任務10.2時序邏輯電路三、相關知識（一）時序邏輯電路1．基本概念

時序邏輯電路簡稱為時序電路，這類邏輯電路在任何時刻的輸出狀態(tài)不僅取決于當時的輸入信號，而且還與電路的原狀態(tài)有關。時序邏輯電路由兩大部分組成：①存儲電路:具有存儲功能，通常由觸發(fā)器構成。②組合邏輯電路：用于完成整個電路中所需要的輸入驅動、反饋以及信號輸出等任務，通常由門電路構成。

任務10.2時序邏輯電路時序邏輯電路框圖

時序電路的基本結構如圖所示，圖中的X代表輸入信號，Z代表輸出信號，D代表存儲電路輸入信號，Q代表存儲電路輸出信號，存儲電路的輸出狀態(tài)反饋到組合電路的輸入端，與輸入信號一起，共同決定組合電路的輸出。

時序邏輯電路的特點是：含有記憶元件（常用的是觸發(fā)器）；具有反饋通道。任務10.2時序邏輯電路2．時序邏輯電路的分類

根據(jù)觸發(fā)器狀態(tài)更新與時鐘脈沖CP是否同步，可以將時序邏輯電路分為同步時序邏輯電路和異步時序邏輯電路兩大類。

在同步時序邏輯電路中，所有觸發(fā)器的狀態(tài)在同一時鐘脈沖CP的協(xié)調控制下同步變化。

在異步時序邏輯電路中，只有部分觸發(fā)器的時鐘輸入端與系統(tǒng)時鐘脈沖源CP相連，這部分觸發(fā)器狀態(tài)的變化與系統(tǒng)時鐘脈沖同步，而其他觸發(fā)器狀態(tài)的變化往往滯后于這部分觸發(fā)器。

同步時序邏輯電路的工作速度明顯高于異步電路，但電路復雜。任務10.2時序邏輯電路3．時序邏輯電路的一般分析步驟（1）根據(jù)給定的邏輯電路圖，寫出時鐘方程（同步時序邏輯電路可以省略）。（2）寫出每個觸發(fā)器的驅動方程（觸發(fā)器控制輸入信號的邏輯函數(shù)式）。（3）寫出電路中各種觸發(fā)器的特性方程。（4）將各觸發(fā)器的驅動方程代入相應的特性方程，得到每個觸發(fā)器的狀態(tài)方程。（5）根據(jù)邏輯電路圖，寫出電路的輸出方程。（6）根據(jù)已知條件，確定各觸發(fā)器的初始狀態(tài)，由各觸發(fā)器的狀態(tài)方程列出狀態(tài)轉換表或畫出時序圖。（7）分析并確定電路的特點和完成的邏輯功能。任務10.2時序邏輯電路（二）寄存器

寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個觸發(fā)器只能存放一位二進制數(shù)，存放n

位二進制時，要n個觸發(fā)器。

把數(shù)據(jù)存放在寄存器中有串行和并行兩種方式。串行就是數(shù)碼從輸入端逐位輸入到寄存器中，并行就是各位數(shù)碼分別從對應位的輸入端同時輸入到寄存器中。把數(shù)據(jù)從寄存器中取出也有串行和并行兩種方式，串行就是被取出數(shù)據(jù)從一個輸出端逐位取出，并行就是被取出數(shù)據(jù)從對應位同時輸出。按功能分數(shù)碼寄存器移位寄存器任務10.2時序邏輯電路1．數(shù)碼寄存器僅有寄存數(shù)碼的功能。通常由D觸發(fā)器或R-S觸發(fā)器組成。清零寄存指令并行輸入方式RD..QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q300001101寄存數(shù)碼1101觸發(fā)器狀態(tài)不變任務10.2時序邏輯電路

具有接收數(shù)碼和清除原有數(shù)碼功能的寄存器稱為數(shù)碼寄存器。上圖所示為由D觸發(fā)器組成的4位數(shù)碼寄存器，在存數(shù)指令（CP脈沖上升沿）的作用下，可將預先加在各D觸發(fā)器輸入端的數(shù)碼，存入相應的觸發(fā)器中，并可從各觸發(fā)器的Q端同時輸出，所以稱其為并行輸入、并行輸出的寄存器。

數(shù)碼寄存器的特點是：

（1）在存入新數(shù)碼時能將寄存器中的原始數(shù)碼自動清除，即只需要輸入一個接收脈沖，就可將數(shù)碼存入寄存器中。

（2）在接收數(shù)碼時，各位數(shù)碼同時輸入，而各位輸出的數(shù)碼也同時取出，即并行輸入、并行輸出。

（3）在寄存數(shù)據(jù)之前，應在RD端輸入負脈沖清零。任務10.2時序邏輯電路2．移位寄存器不僅能寄存數(shù)碼，還有移位的功能。

所謂移位，就是每來一個移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動一位。按移位方式分類單向移位寄存器雙向移位寄存器任務10.2時序邏輯電路寄存數(shù)碼單向移位寄存器：清零D1移位脈沖23410111QQ3Q1Q2RD0000000100101011010110111011QJKF0Q0QJKF2QJKF1QJKF3數(shù)據(jù)依次向左移動，稱左移寄存器，輸入方式為串行輸入。QQQ從高位向低位依次輸入任務10.2時序邏輯電路1110010110011000輸出再輸入四個移位脈沖，1011由高位至低位依次從Q3端輸出。串行輸出方式清零D10111QQ3Q1Q2RD10111011QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脈沖786任務10.2時序邏輯電路四位左移移位寄存器狀態(tài)表0001123移位脈沖Q2Q1Q0移位過程Q3寄存數(shù)碼D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行輸出任務10.2時序邏輯電路3．集成寄存器

隨著集成技術的發(fā)展，目前可將多個寄存器做在一個集成芯片上，形成寄存器堆，用以存放多位數(shù)碼。

在實際應用中，通常不采用單個的觸發(fā)器和邏輯門電路組成觸發(fā)器，直接選用集成電路寄存器芯片。74LS194就是一款具有左移、右移、清零、數(shù)據(jù)并入、數(shù)據(jù)并出、數(shù)據(jù)串入和數(shù)據(jù)串出等多種功能的集成雙向移位寄存器。右移串行輸入左移串行輸入并行輸入UCCQ0Q1Q2Q3S1S0

C16151413121110913456782D0D1D2D3DSRDSL

RDGND74LS194任務10.2時序邏輯電路0111100011011直接清零(異步)保持右移(從Q0向右移動)左移(從Q3向左移動)并行輸入

RD

CS1

S0功能

74LS194功能表任務10.2時序邏輯電路（三）計數(shù)器1.功能與分類

計數(shù)器是數(shù)字電路和計算機中廣泛應用的一種邏輯部件，可累計輸入脈沖的個數(shù)，可用于定時、分頻、時序控制等。分類加法計數(shù)器減法計數(shù)器可逆計數(shù)器(按計數(shù)功能)異步計數(shù)器同步計數(shù)器(按計數(shù)脈沖引入方式)

二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器(按計數(shù)制)任務10.2時序邏輯電路2.二進制計數(shù)器

按二進制的規(guī)律累計脈沖個數(shù)，它也是構成其它進制計數(shù)器的基礎。要構成n位二進制計數(shù)器，需用n個具有計數(shù)功能的觸發(fā)器。（1）異步二進制加法計數(shù)器異步計數(shù)器：計數(shù)脈沖C不是同時加到各位觸發(fā)器。最低位觸發(fā)器由計數(shù)脈沖觸發(fā)翻轉，其他各位觸發(fā)器有時需由相鄰低位觸發(fā)器輸出的進位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時間先后不一，只有在前級觸發(fā)器翻轉后,后級觸發(fā)器才能翻轉。任務10.2時序邏輯電路

二進制數(shù)

Q2

Q1

Q0

000010012010301141005101611071118000脈沖數(shù)(C)二進制加法計數(shù)器狀態(tài)表從狀態(tài)表可看出：最低位觸發(fā)器來一個脈沖就翻轉一次，每個觸發(fā)器由1變?yōu)?時，要產(chǎn)生進位信號,這個進位信號應使相鄰的高位觸發(fā)器翻轉。任務10.2時序邏輯電路1010

當J、K=1時，具有計數(shù)功能，每來一個脈沖觸發(fā)器就翻轉一次.清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計數(shù)脈沖三位異步二進制加法計數(shù)器在電路圖中J、Ｋ懸空表示J=K=1下降沿觸發(fā)翻轉每來一個C翻轉一次

當相鄰低位觸發(fā)器由1變0時翻轉任務10.2時序邏輯電路異步二進制加法器工作波形2分頻4分頻8分頻

每個觸發(fā)器翻轉的時間有先后，與計數(shù)脈沖不同步C12345678Q0Q1Q2任務10.2時序邏輯電路（2）同步二進制加法計數(shù)器異步二進制加法計數(shù)器線路聯(lián)接簡單。各觸發(fā)器是逐級翻轉，因而工作速度較慢。同步計數(shù)器由于各觸發(fā)器同步翻轉，因此工作速度快。但接線較復雜。

同步計數(shù)器組成原則:

根據(jù)翻轉條件，確定觸發(fā)器級間連接方式—找出J、K輸入端的聯(lián)接方式。

下面分別表示出了四位二進制同步加法計數(shù)器的邏輯圖、波形圖和其狀態(tài)表。

同步計數(shù)器：

計數(shù)脈沖同時接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計數(shù)脈沖同步。任務10.2時序邏輯電路四位二進制同步加法計數(shù)器邏輯圖四位二進制同步加法計數(shù)器波形圖任務10.2時序邏輯電路輸入CP脈沖個數(shù)輸出二進制數(shù)相應的十進制Q3Q2Q1Q00000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600000四位二進制加法計數(shù)器狀態(tài)表任務10.2時序邏輯電路3.十進制計數(shù)器十進制計數(shù)器：

計數(shù)規(guī)律：“逢十進一”。它是用四位二進制數(shù)表示對應的十進制數(shù)，所以又稱為二-十進制計數(shù)器。

四位二進制可以表示十六種狀態(tài)，為了表示十進制數(shù)的十個狀態(tài)，需要去掉六種狀態(tài)，具體去掉哪六種狀態(tài)，有不同的安排，這里僅介紹廣泛使用8421編碼的十進制計數(shù)器。任務10.2時序邏輯電路二進制數(shù)Q3Q2Q1Q0脈沖數(shù)(C)十進制數(shù)0123456789100000000100100011010001010110011110001001000001234567890十進制加法計數(shù)器狀態(tài)表任務10.2時序邏輯電路十進制同步加法計數(shù)器：RDQJKQF0QJKQF1C計數(shù)脈沖QJKQF2QJKQQ3F3Q2Q1Q0任務10.2時序邏輯電路Q0Q1Q2Q3C123456789