全套電子課件：數(shù)字電子電路

a)b)c)某些數(shù)字化用品實物圖a)數(shù)碼相機(jī)b)計算機(jī)c)mp4a)b)c)某些數(shù)字技術(shù)應(yīng)用實物圖a)數(shù)控機(jī)床b)奧運(yùn)會倒計時牌c)衛(wèi)星運(yùn)行§1-1數(shù)字信號與數(shù)字電路超市自動收款設(shè)備一、模擬信號與數(shù)字信號模擬信號定義：數(shù)值可連續(xù)變化的信號。數(shù)字信號定義：指在時間上和數(shù)值上都是離散的信號。模擬信號與數(shù)字信號a)模擬信號b)數(shù)字信號二、數(shù)字信號的優(yōu)點1．便于記錄保存

數(shù)字信號的記錄方法a)磁卡b)打孔紙帶c)光盤2．抗干擾能力強(qiáng)高電平與低電平整形電路的作用3．處理精度高信號類型波形圖模擬信號數(shù)字信號信號只有0,1兩種值（一位二進(jìn)制數(shù)）用數(shù)字信號記錄聲音信號類型波形圖數(shù)字信號信號有4種值（二位二進(jìn)制數(shù)）信號有8種值（三位二進(jìn)制數(shù)）續(xù)表凸輪板的數(shù)字加工4．可進(jìn)行邏輯判斷和運(yùn)算數(shù)字電路不僅能進(jìn)行數(shù)值運(yùn)算，還可以進(jìn)行邏輯判斷和運(yùn)算，這在控制系統(tǒng)中有廣泛應(yīng)用。因此，數(shù)字電路又稱為數(shù)字邏輯電路。三、數(shù)字電路的基本組成1.用數(shù)字電路測量電動機(jī)轉(zhuǎn)速用數(shù)字電路測量電動機(jī)轉(zhuǎn)速2.四人搶答器四人搶答器原理框圖數(shù)字電路包含：數(shù)字信號的產(chǎn)生與整形、編碼、寄存、譯碼、顯示等典型單元數(shù)字電路。數(shù)字電路基本組成原理框圖§1-2數(shù)制與碼制算盤的數(shù)制計算器的工作過程一、幾種常用數(shù)制1．十進(jìn)制十進(jìn)制數(shù)有10個不同的數(shù)碼：0、1、2、…、9，我們稱它的基數(shù)為10。十進(jìn)制的計數(shù)規(guī)律是“逢十進(jìn)一”。2．二進(jìn)制二進(jìn)制數(shù)只有兩個數(shù)碼：0和1，它的基數(shù)為2。計數(shù)規(guī)律是“逢二進(jìn)一”。3．十六進(jìn)制和八進(jìn)制十六進(jìn)制數(shù)有16個數(shù)碼：0、1、…、9，A、B、C、D、E、F，它的基數(shù)為16。計數(shù)規(guī)律是“逢十六進(jìn)一”。八進(jìn)制數(shù)有8個數(shù)碼：0、1、2、3、4、5、6、7，它的基數(shù)為8。計數(shù)規(guī)律是“逢八進(jìn)一”。十進(jìn)制(D)二進(jìn)制(B)八進(jìn)制(Q)十六進(jìn)制(H)十進(jìn)制(D)二進(jìn)制(B)八進(jìn)制(Q)十六進(jìn)制(H)000091001119111110101012A2102211101113B3113312110014C41004413110115D51015514111016E61106615111117F7111771610000201081000108

幾種常用數(shù)制的對應(yīng)關(guān)系二、不同數(shù)制間的轉(zhuǎn)換1．二進(jìn)制、八進(jìn)制、十六進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)1）將110101轉(zhuǎn)換為十進(jìn)制數(shù)解：(110101）2=1×25+1×24+0×23+1×22+0×21+1×20=(53)102）將(724)8轉(zhuǎn)換為十進(jìn)制數(shù)解：(724)8=7×82+2×81+4×80=(468)103）將(2A8)16轉(zhuǎn)換為十進(jìn)制數(shù)解：(2A8)16=2×162+10×161+8×160=(680)10從下向上取余數(shù)2．十進(jìn)制數(shù)（整數(shù)）轉(zhuǎn)換為二進(jìn)制數(shù)【例】將53轉(zhuǎn)換為二進(jìn)制數(shù)解：

所以(53)10=(110101)23．二進(jìn)制數(shù)與八進(jìn)制數(shù)、十六進(jìn)制數(shù)的相互轉(zhuǎn)換（1）二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換【例】

將二進(jìn)制數(shù)10111001轉(zhuǎn)換為八進(jìn)制數(shù)解：(10111001)2高位補(bǔ)0后為所以(010111001)2=(271)8【例】將八進(jìn)制數(shù)(271)8轉(zhuǎn)換為二進(jìn)制數(shù)解：按上題方法進(jìn)行逆變換即可所以(271)8=(010111001)2（2）二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換【例】將二進(jìn)制數(shù)(10111001)2轉(zhuǎn)換為十六進(jìn)制數(shù)解：所以(10111001)2=(B9)16【例】將二進(jìn)制數(shù)(111101011)2轉(zhuǎn)換為十六進(jìn)制數(shù)解：(111101011)2高位補(bǔ)0后為所以(111101011)2=(1EB)16【例】將十六進(jìn)制數(shù)(13AB)16轉(zhuǎn)換為二進(jìn)制數(shù)解：按上題方法進(jìn)行逆向變換即可所以(13AB)16=(0001001110101011)2三、碼制編碼定義：用數(shù)碼、符號、文字來表示特定對象的過程。

碼制定義：不同的編碼方式。1．二進(jìn)制代碼n位二進(jìn)制代碼可以表示2n個不同的信息。2．BCD碼BCD碼定義：用二進(jìn)制數(shù)表示十進(jìn)制數(shù)的編碼方法。有權(quán)碼無權(quán)碼842154212421(A)2421(B)余格雷碼0000000000000000000110000100010001000100010100000120010001000100010010100113001100110011001101100010401000100010001000111011050101100001011011100001116011010010110110010010101701111010011111011010010081000101111101110101111009100111001111111111001000幾種常見的BCD碼十進(jìn)制數(shù)格雷碼十進(jìn)制數(shù)格雷碼01234567000000010011001001100111010101008910111213141511001101111111101010101110011000格雷碼十六進(jìn)制形式十進(jìn)制碼01234567格雷碼000001011010110111101100三位格雷碼兩種數(shù)碼的比較碼是一種表示方式，本身無大小之分；而數(shù)有大小之分。1．了解組合邏輯電路的一般分析方法和設(shè)計方法；2．了解編碼器、譯碼器典型集成電路的引腳功能和使用方法；3．了解數(shù)碼選擇器、數(shù)據(jù)分配器、加法器的基本原理和應(yīng)用；4．掌握半導(dǎo)體七段顯示數(shù)碼管的使用方法；5．能根據(jù)電路圖安裝表決器、數(shù)碼顯示器等組合邏輯電路?！?-1組合邏輯電路基礎(chǔ)知識一、什么是組合邏輯電路定義：由各種門電路組合而成的，它的某一時刻的輸出直接由該時刻的輸入狀態(tài)所決定，而與電路原來的狀態(tài)無關(guān)。在組合邏輯電路中，不存在輸出端到輸入端的反饋通路，也不存在電容等儲能元件。超市寄包裝置二、邏輯函數(shù)及其表示方法定義：對于某一實際問題的功能要求，如果以邏輯自變量（原因）作為輸入，以邏輯因變量（結(jié)果）作為輸出，那么當(dāng)輸入變量的取值確定后，輸出量便隨之而定，這種輸出與輸入之間的函數(shù)關(guān)系就稱為邏輯函數(shù)。1．真值表定義：用表格的形式表述輸入變量所有可能取值與相應(yīng)的輸出變量數(shù)值之間的對應(yīng)關(guān)系。開關(guān)控制電路ABCYABCY00001000001010110100110001111111開關(guān)控制電路真值表2．邏輯函數(shù)表達(dá)式定義：把輸出輸入之間的邏輯關(guān)系用與、或、非等運(yùn)算的組合形式表示出來，就得到邏輯表達(dá)式該電路的邏輯表達(dá)式為Y=（A+B）C3．邏輯圖定義：把邏輯函數(shù)中各變量之間的與、或、非等邏輯關(guān)系用相應(yīng)的邏輯門符號代替，畫出與邏輯函數(shù)對應(yīng)的圖形，稱為邏輯電路圖。開關(guān)控制電路的邏輯圖三、邏輯表達(dá)式的化簡邏輯表達(dá)式化簡的方法：公式法和卡諾圖法。1．邏輯代數(shù)的基本公式和定律名

稱公

式說

明01律A·0=0，A+0=A變量與常數(shù)關(guān)系A(chǔ)·1=A，A+1=1交換律A·B=B·A，A+B=B+A與普通代數(shù)相似規(guī)律結(jié)合律A·(B·C)=(AB)·CA+(B+C)=(A+B)+C邏輯代數(shù)基本公式及定律名

稱公

式說

明分配律A·(B+C)=AB+AC與普通代數(shù)相似規(guī)律A+BC=(A+B)(A+C)邏輯代數(shù)特殊的規(guī)律互補(bǔ)律，同一律，還原律德·摩根定理，求反運(yùn)算的規(guī)律常用公式消去含有另一項反變量的因子消去冗余項(即

)異或非等于同或續(xù)表2．邏輯表達(dá)式化簡舉例最終目標(biāo)：表達(dá)式所含乘積項數(shù)最少，且每個乘積項中所含的變量個數(shù)最少?！纠坷霉胶突?。和【例】利用消去多余的變量因子。

【例】利用消去多余的項。四、邏輯函數(shù)各種表示方式之間的轉(zhuǎn)換1．由邏輯表達(dá)式列寫真值表方法：將輸入的n變量的2n種取值按二進(jìn)制遞增規(guī)律列表，同時在相應(yīng)位置填入相應(yīng)函數(shù)值，便可得到函數(shù)的真值表?！纠浚哼壿嫼瘮?shù)表達(dá)式ABCYABCY00001001001110100101110001101110真值表2．由真值表寫出邏輯表達(dá)式ABCYABCY00001001001110100101110001101110（1）找出真值表中所有Y=1的輸入變量組合：共三組（2）每組輸入變量的組合對應(yīng)一個乘積項（與關(guān)系），其中等于1者寫原變量，等于0者寫反變量：，，（3）將所有乘積項相加（或關(guān)系）即可得邏輯表達(dá)式：3．由邏輯表達(dá)式畫出邏輯圖方法：將邏輯表達(dá)式中各變量之間的與、或、非等邏輯關(guān)系用圖形符號表示出來，就可以畫出該邏輯表達(dá)式的邏輯圖?！纠浚哼壿嫼瘮?shù)

邏輯圖4．由邏輯圖寫出邏輯表達(dá)式方法：從輸入端到輸出端逐級寫出每個圖形符號對應(yīng)的邏輯式，最后寫出輸出端的邏輯表達(dá)式。五、卡諾圖化簡法1．卡諾圖的構(gòu)成定義：將邏輯函數(shù)用方格圖來表示，卡諾圖中每一個小方格對應(yīng)邏輯函數(shù)的一個最小項。

三變量的最小項及其編號卡諾圖a）二變量b）三變量c）四變量將n個變量的邏輯函數(shù)的2n各最小項，用小方格代表，并且按相鄰規(guī)則排列而成的圖形，稱為最小項卡諾圖，簡稱卡諾圖。

2．用卡諾圖表示邏輯函數(shù)方法：先將邏輯函數(shù)化為與或表達(dá)式，然后再卡諾圖中把每一個乘積項所包含的最小項都填上1，其余的填上0（或不填），便可得到該邏輯函數(shù)的卡諾圖?！纠慨嫵?/p>

的卡諾圖?？ㄖZ圖【例】畫出邏輯函數(shù)的卡諾圖。卡諾圖3．用卡諾圖化簡邏輯函數(shù)【例】用卡諾圖化簡邏輯函數(shù)，合并相鄰最小項的方法分別如下圖a、b所示，試對兩種方法進(jìn)行比較?？ㄖZ圖a）不爭取b）正確【例】：用卡諾圖化簡邏輯函數(shù)，合并相鄰最小項方法分別如下圖所示，試寫出化簡結(jié)果，并作比較?？ㄖZ圖a）列圈b）行圈【例】用卡諾圖化簡邏輯函數(shù)卡諾圖解法一卡諾圖（包圍1）卡諾圖中兩邊與四角的邏輯相鄰關(guān)系可用圖加以形象化的說明。左右邏輯相鄰上下邏輯相鄰四角邏輯相鄰§2-2組合邏輯電路的分析與設(shè)計一、組合邏輯電路的分析分析步驟：【例】分析下圖所示邏輯電路的功能。（1）由邏輯圖寫出邏輯表達(dá)式，并化簡：，，，，（2）列出真值表。（3）確定邏輯功能。由邏輯表達(dá)式和真值表可判斷該電路具有異或功能。ABY000011101110真值表【例】：分析下圖所示邏輯電路的功能?！纠浚悍治鱿聢D所示邏輯電路的功能。（1）由邏輯圖寫出邏輯表達(dá)式，并化簡。（2）列出真值表。（3）確定邏輯功能。由真值表可知，只有當(dāng)ABC全為0或全為1時，輸出Y才為0，否則為1。所以該電路稱為“判一致電路”，可用于判斷3個輸入端信號是否一致。ABCY00000011010101111001101111011110真值表二、組合邏輯電路的設(shè)計【例】：交叉路口的信號燈有紅、黃、綠三色，正常工作時，應(yīng)該只能有一燈亮，其他情況均屬電路故障。試用與非門組成故障報警電路。解：設(shè)燈亮用1表示，燈滅用0表示；報警狀態(tài)用1表示，正常工作用0表示；紅、黃、綠三燈分別用A、B、C表示，電路輸出用Y表示。（1）按題意列出真值表。ABCY

00010010010001111000101111011111真值表（2）根據(jù)真值表畫出卡諾圖并化簡，可得邏輯表達(dá)式卡諾圖（3）由邏輯表達(dá)式畫出邏輯圖。邏輯圖【例】鐵路列車有特快、直快和普客等不同類型，過站的優(yōu)先順序為：特快—直快—普客。在經(jīng)過車站時，同一時間內(nèi)只給出一個開車信號，即只允許一趟列車開動。試用與非門組成開車信號控制電路。解：設(shè)特快、直快、普客列車分別用A、B、C表示，電路輸出分別用YA、YB、YC表示。（1）按題意列出真值表。ABCYAYBYC000000001001010010011010100100101100110100111100真值表（2）由真值表寫出邏輯表達(dá)式，化簡得：，，（3）由邏輯表達(dá)式畫出邏輯圖?！?-3編碼器a）b）單片機(jī)矩陣式鍵盤a)實物圖b)電路圖銀行叫號機(jī)一、二進(jìn)制編碼器定義：用二進(jìn)制代碼表示某種信號的電路。1．三位二進(jìn)制編碼器包含：8個輸入端3個輸出端。輸

入輸

出I7I6I5I4I3I2I1I0Y2Y1Y000000010000000001001000001000100000100001100010000100001000001010100000011010000000111三位二進(jìn)制編碼表由真值表寫出各輸出的邏輯表達(dá)式為：根據(jù)邏輯表達(dá)式可以畫出或門組成的三位二進(jìn)制編碼器。三位二進(jìn)制編碼器邏輯圖a)簡化圖b)邏輯圖如果要求用與非門組成三位二進(jìn)制編碼器，試寫出相應(yīng)的邏輯表達(dá)式，畫出邏輯圖。2．優(yōu)先編碼器集成8線―3線優(yōu)先編碼器74LS148a)實物圖b)引腳排列集成8線―3線優(yōu)先編碼器的真值表當(dāng)，、3．編碼器的級聯(lián)8線―3線擴(kuò)展為16線―4線優(yōu)先編碼器二、二—十進(jìn)制編碼器定義：將十進(jìn)制數(shù)字0～9編成二進(jìn)制代碼的電路，也稱為8421BCD碼編碼器。輸入是需要編碼的十進(jìn)制數(shù)字，輸出是相應(yīng)的二進(jìn)制代碼。。十進(jìn)制數(shù)輸入輸出Y3Y2Y1Y00I000001I100012I200103I300114I401005I501016I601107I701118I810009I910018421BCD碼編碼表根據(jù)真值表可以讀出邏輯表達(dá)式：根據(jù)上述邏輯表達(dá)式可以直接畫出邏輯圖。I1~I9均為0時，電路輸出就是I0的編碼。8421BCD編碼邏輯電路§2-4譯碼器和顯示器譯碼定義：把某種輸入代碼轉(zhuǎn)換成相應(yīng)信號的過程。譯碼器定義：能實現(xiàn)譯碼功能的電路，又稱解碼器。電子記分牌、列車時刻表一、二進(jìn)制譯碼器定義：將輸入二進(jìn)制代碼轉(zhuǎn)換成相應(yīng)信號的電路。

74LS138譯碼器a)實物圖b)引腳排列圖74LS138譯碼器的功能表74LS138功能測試1．用Multisim仿真軟件建立如圖所示74LS138的實驗電路。2．將數(shù)字信號發(fā)生器XWG1的三個輸出端接入74LS138的A、B、C輸入端，設(shè)置其為000～111由小到大的順序循環(huán)輸出。數(shù)字信號發(fā)生器XWG1的設(shè)置3．按下仿真開關(guān)進(jìn)行動態(tài)分析，雙擊邏輯分析儀XLA1兩板，即可得到輸出信號波形。二、二—十進(jìn)制譯碼器定義：將二—十進(jìn)制代碼翻譯成十進(jìn)制數(shù)碼0～9的電路。

8421BCD譯碼器74LS42a)實物圖b)引腳排列

421BCD譯碼器74LS42真值表三、數(shù)碼顯示器定義：用以顯示數(shù)字和字符的電子器件。

七段半導(dǎo)體數(shù)碼顯示器a)筆畫圖b)七段顯示數(shù)據(jù)接法分類：共陽極和共陰極兩種。數(shù)碼管的兩種接法a)共陽極b)共陰極BS202數(shù)碼管a)實物圖b)引腳排列四、顯示譯碼器作用：將輸入端的8421二—十進(jìn)制代碼譯成數(shù)碼管的字段信號，以驅(qū)動數(shù)碼管，顯示出相應(yīng)的十進(jìn)制數(shù)碼。

CC4511七段顯示譯碼器a)實物圖b)引腳排列CC4511七段顯示譯碼器的功能表續(xù)表續(xù)表§2-5數(shù)據(jù)選擇器和分配器郵件的傳送數(shù)據(jù)的傳送一、數(shù)據(jù)選擇器功能：在選擇輸入（又稱地址輸入）信號的作用下，能從多路輸入數(shù)據(jù)中選擇其中一路并將其傳送至公共輸出端。

數(shù)據(jù)選擇器數(shù)據(jù)輸出1．4選1數(shù)據(jù)選擇器74LS1534選1數(shù)據(jù)選擇器a)外形圖b)引腳排列

使能端選擇輸入（輸入地址）輸出YA1A01××0000D0001D1010D2011D374LS153數(shù)據(jù)選擇器的功能表2．8選1數(shù)據(jù)選擇器74LS1518選1數(shù)據(jù)選擇器a)外形圖b)引腳排列

74LS151數(shù)據(jù)選擇器的功能表3．?dāng)?shù)據(jù)選擇器的擴(kuò)展兩片74LS151組成的16選1數(shù)據(jù)選擇器的邏輯圖4．用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)【例】用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)邏輯函數(shù)：（1）解法11）列出邏輯函數(shù)的真值表。輸

入輸

出ABCF00000011010101111001101111011110的真值表2）將輸入變量接至數(shù)據(jù)選擇器的地址輸入端，輸出變量接至數(shù)據(jù)輸出器的輸出端。將真值表中F取值為1的最小項所對應(yīng)的數(shù)據(jù)輸入端接1，F(xiàn)取值為0的最小項所對應(yīng)的數(shù)據(jù)輸入端接0，即D0、D7接0，其余接1。3）畫出邏輯圖。8選1數(shù)據(jù)選擇器實現(xiàn)的邏輯圖（2）解法2將邏輯函數(shù)轉(zhuǎn)換成最小項表達(dá)式直接可畫出邏輯圖。二、數(shù)據(jù)分配器又稱多路解調(diào)器或反向多路開關(guān)。功能：根據(jù)地址選擇信號將一路輸入數(shù)據(jù)傳送到多路設(shè)備的某一輸出端。

數(shù)據(jù)分配器示意圖數(shù)據(jù)分配器實質(zhì)上就是譯碼器。74LS139譯碼器a)實物圖b)引腳排列

輸入數(shù)據(jù)地址輸入輸出A1A01××1111000111000111010101011011011174LS139功能表74LS139構(gòu)成的雙4路分配器§2-6加法器一、半加器一位二進(jìn)制數(shù)的加法運(yùn)算如下：“半加”定義：上列算式所示為只有兩個1位二進(jìn)制數(shù)相加而無低位進(jìn)位的加法。半加器定義：能夠?qū)崿F(xiàn)半加功能的邏輯電路。輸入輸出加數(shù)和進(jìn)位ABSC0000011010101101半加器真值表由真值表可得邏輯表達(dá)式：用與非門組成的半加器a)邏輯圖b)邏輯符號二、全加器“全加”定義：在兩個1位二進(jìn)制數(shù)相加的同時，還要加上低位送來的進(jìn)位。全加器定義：能夠?qū)崿F(xiàn)全加運(yùn)算的邏輯電路。全加器的邏輯符號輸

入輸

出加數(shù)從低位來的進(jìn)位和向相鄰高位的進(jìn)位數(shù)AiBiCi-1SiCi0000000110010100110110010101011100111111全加器的真值表三、多位加法器1．串行進(jìn)位加法器四個2位全加器構(gòu)成的二進(jìn)制加法器2．超前進(jìn)位加法器74LS283加法器a)實物圖b)引腳排列

74LS283的級聯(lián)§2-7數(shù)值比較器數(shù)值比較器定義：是對兩個位數(shù)相同的二進(jìn)制數(shù)A和B進(jìn)行數(shù)值比較以判定其大小的電路。中斷優(yōu)先判別電路框圖一、一位數(shù)值比較器當(dāng)A和B都是一位數(shù)時，它們只有0或1兩種取值，由此可寫出一位數(shù)值比較器的真值表。輸入輸出ABYA>BYA<BYA=B00001010101010011001一位數(shù)值比較器的真值表由真值表可得邏輯表達(dá)式：由邏輯表達(dá)式可畫出邏輯圖。二、多位集成數(shù)值比較器74LS85四位二進(jìn)制數(shù)值比較器a)實物圖b)引腳排列c)邏輯符號比較輸入級聯(lián)輸入輸出A3B3A2B2A1B1A0B0IA>BIA<BIA=BYA>BYA<BYA=BA3>B3××××××100A3<B3××××××010A3=B3A2>B2×××××100A3=B3A2<B2×××××010A3=B3A2=B2A1>B1××××100A3=B3A2=B2A1<B1××××010A3=B3A2=B2A1=B1A0>B0×××100A3=B3A2=B2A1=B1A0<B0×××010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B0××1001四位數(shù)值比較器74LS85的邏輯真值表用兩片74LS85構(gòu)成的八位數(shù)值比較器1．了解時序邏輯電路的特點和基本組成。2．了解基本RS觸發(fā)器、同步RS觸發(fā)器的電路組成和邏輯功能。3．掌握J(rèn)K觸發(fā)器、D觸發(fā)器、T觸發(fā)器的邏輯功能。4．能識讀常用集成觸發(fā)器的引腳，具有應(yīng)用集成JK、D觸發(fā)器組裝電路的能力。5．掌握寄存器、計數(shù)器的功能和常見類型。6．能識讀常用寄存器、計數(shù)器集成電路的引腳，具有安裝寄存器和計數(shù)器應(yīng)用電路的能力。觸摸式電子開關(guān)

時序邏輯電路框圖（1）時序邏輯電路是在組合邏輯電路的基礎(chǔ)上接入反饋回路而構(gòu)成（這種反饋回路至少有一條）；（2）在反饋回路中含有存儲單元?！?-1

RS觸發(fā)器觸發(fā)器定義：具有記憶一位二進(jìn)制數(shù)碼功能的邏輯部件。一、基本RS觸發(fā)器基本RS觸發(fā)器又稱直接復(fù)位—置位觸發(fā)器或RS鎖存器?；綬S觸發(fā)器a)邏輯電路b)邏輯符號1．電路組成2．邏輯功能輸入輸出狀態(tài)功能說明00×禁止010置0101置111保持

基本RS觸發(fā)器的特性【例】設(shè)基本RS觸發(fā)器輸入信號波形如圖所示，觸發(fā)器初態(tài)為Q=1、。試畫出Q端的信號波形。解：波形圖二、同步RS觸發(fā)器定義：由時鐘脈沖控制的RS觸發(fā)器。1．電路組成同步RS觸發(fā)器a)邏輯電路b)邏輯符號2．邏輯功能（1）無時鐘脈沖作用時（CP=0），控制門G3、G4關(guān)閉，R、S輸入信號不起作用。觸發(fā)器保持原有狀態(tài)不變。（2）有時鐘脈沖輸入時（CP=1），控制門G3、G4打開，觸發(fā)器輸出狀態(tài)由輸入端R、S信號決定。3．特性表時鐘脈沖CP輸入輸出功能說明RSQn+10××Qn保持100Qn保持1011置11100置0111×禁止同步RS觸發(fā)器的特性表時鐘脈沖只決定觸發(fā)器狀態(tài)轉(zhuǎn)換的時刻，而觸發(fā)器轉(zhuǎn)換為何種狀態(tài)要受觸發(fā)器輸入信號的控制?！纠吭O(shè)同步RS觸發(fā)器輸入信號波形及時鐘脈沖波形如圖所示，Q初態(tài)為0，試畫出Q端的信號波形。

波形圖4．邏輯表達(dá)式和特性方程由特性表可以寫出Qn+1的邏輯表達(dá)式：上述邏輯表達(dá)式可以進(jìn)一步簡化為：

同步RS觸發(fā)器的邏輯表達(dá)式可表示為：RS=0上式也稱為特性方程，或狀態(tài)方程，RS=0，稱為同步RS觸發(fā)器的約束條件，表示R、S不可同時為1。根據(jù)Qn、R、S三個變量的8種取值，并遵守RS=0的約束條件，可畫出圖所示的卡諾圖。按卡諾圖化簡，可得到同樣結(jié)果?？ㄖZ圖4．狀態(tài)圖定義：觸發(fā)器的轉(zhuǎn)換規(guī)律，還可以利用圖形的方式加以形象表示，稱為狀態(tài)轉(zhuǎn)換圖，簡稱狀態(tài)圖。同步RS觸發(fā)器的狀態(tài)圖三、邊沿觸發(fā)RS觸發(fā)器

時鐘脈沖信號上升沿觸發(fā)RS觸發(fā)器波形下降沿觸發(fā)RS觸發(fā)器波形RS觸發(fā)器的邏輯符號§3-2

JK觸發(fā)器JK觸發(fā)器邏輯符號a)上升沿觸發(fā)b)下降沿觸發(fā)74LS112雙JK觸發(fā)器a)實物圖b)引腳功能

一、JK觸發(fā)器的邏輯功能時鐘脈沖CP輸入現(xiàn)態(tài)Qn+1次態(tài)Qn功能說明JK0000保持00110100置001101001置110111101翻轉(zhuǎn)1110JK觸發(fā)器特性表輸入輸出功能說明JKQn+100Qn保持010置0101置111取反

JK觸發(fā)器特性簡表JK觸發(fā)器不僅可以避免輸出的不確定狀態(tài)，而且除了保持、置0、置1功能外，還增加了“取反”功能。由JK觸發(fā)器的特性可以寫出其特性方程：

JK觸發(fā)器狀態(tài)圖【例】JK觸發(fā)器符號及CP、J、K信號波形分別如圖a、b所示。設(shè)觸發(fā)器初始狀態(tài)為1，試畫出觸發(fā)器輸出端Q的波形。JK觸發(fā)器及波形圖a)JK觸發(fā)器邏輯符號b)波形圖解：由圖a可知，這是下降沿觸發(fā)的JK觸發(fā)器，由CP、J、K波形，根據(jù)JK觸發(fā)器的邏輯功能，可畫出Q波形如圖b所示。由圖知，在第4～8個CP脈沖作用期間，J、K均為高電平，每輸入一個脈沖，Q端的狀態(tài)就改變一次。這時Q端的方波頻率為時鐘頻率的二分之一，稱為二分頻。二、用JK觸發(fā)器構(gòu)成T觸發(fā)器用JK觸發(fā)器轉(zhuǎn)換成T觸發(fā)器輸入T輸出Qn+1功能說明0Qn保持1取反T觸發(fā)器狀態(tài)表T觸發(fā)器特性方程為：【例】圖為下降沿觸發(fā)T觸發(fā)器的CP和T波形，設(shè)Q初始狀態(tài)為0，試畫出輸出Q的波形。波形圖三、用JK觸發(fā)器構(gòu)成T′觸發(fā)器a)用JK觸發(fā)器構(gòu)成T′觸發(fā)器b)波形圖T′觸發(fā)器的特性方程為：觀察T′觸發(fā)器工作波形如圖a所示，將JK觸發(fā)器J、K相連在一起，接1；在CP端輸入1kHZ連續(xù)脈沖，用雙蹤示波器觀測CP、Q端波形，可測得波形如圖b所示?！?-3

D觸發(fā)器D觸發(fā)器邏輯符號a)上升沿觸發(fā)b)下降沿觸發(fā)CC4013雙D觸發(fā)器a)實物圖b)引腳排列一、D觸發(fā)器CC4013的功能1．異步置0和置1工程輸

入輸

出邏輯功能RDSDCPDQn+110××0異步置001××1異步置111××不允許RD

、SD的置0、置1功能2．邏輯功能

D觸發(fā)器邏輯功能輸

入輸

出邏輯功能RDSDCPDQn+10000同步置00011同步置100×Qn保持（CP無效）D觸發(fā)器的特性方程為：二、D觸發(fā)器和JK觸發(fā)器的相互轉(zhuǎn)換1．JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器JK觸發(fā)器的特性方程為：

D觸發(fā)器的特性方程為：將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，則要求二者的特性方程相等，即當(dāng)J=D，

時，上式即可成立。JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器2．D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器3.D觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器用D觸發(fā)器構(gòu)成T′觸發(fā)器a)電路圖b)波形圖§3-4寄存器計算器作加法運(yùn)算類型：數(shù)碼寄存器和移位寄存器兩種。寄存器容量有限，一般無法存放大容量數(shù)據(jù)（類似于超市寄存箱），而且寄存器一般只用于存放中間處理結(jié)果，這些數(shù)據(jù)隨時變更，因此要求存取速度要快。一、數(shù)碼寄存器四位數(shù)碼寄存器二、單向移位寄存器四位右移寄存器CP脈沖被寄存數(shù)碼A0=1011并行輸出串行輸出說明Q0Q1Q2Q3Y=Q30000000

將被存數(shù)碼1011從高位到低位依次送至FF0、FF1、FF2、FF3，經(jīng)4次右移，將被存數(shù)碼全部存入移位寄存器，Q3Q2Q1Q0=1011。1110000200100031101004111011

四位右移寄存器狀態(tài)表四位右移寄存器工作波形圖三、雙向移位寄存器雙向移位寄存器74LS194a)實物圖b)引腳排列c)邏輯符號74LS194的邏輯功表觀察四位雙向移位寄存器74LS194邏輯功能74LS194邏輯功能測試清除模式時鐘串行輸入輸出功能總結(jié)S1S0CPSLSRD0D1D2D3Q0Q1Q2Q30×××××××××111↑××abcd101↑×0××××101↑×1××××101↑×0××××101↑×0××××110↑1×××××110↑1×××××110↑1×××××110↑1×××××100↑××××××四位雙向移位寄存器實驗記錄表移位寄存器的輸入、輸出方式型

號位

數(shù)輸入方式輸出方式移位方式74LS918串行串行右移74LS965串、并行串、并行右移74LS1954串、并行串、并行右移74LS1988串、并行串、并行雙向移位常用74LS系列移位寄存器四、移位寄存器的應(yīng)用74LS194構(gòu)成順序脈沖分配器CPQ0Q1Q2Q301000101002001030001順序脈沖分配器狀態(tài)表順序脈沖分配器波形圖用移位寄存器74LS194構(gòu)成循環(huán)彩燈控制電路a）電路圖b）狀態(tài)圖c）主循環(huán)波形圖如果要改變發(fā)光彩燈的循環(huán)方向，應(yīng)如何接線？§3-5計數(shù)器計數(shù)器的應(yīng)用一、二進(jìn)制計數(shù)器定義：在時鐘脈沖作用下，各觸發(fā)器的狀態(tài)翻轉(zhuǎn)按二進(jìn)制數(shù)碼規(guī)律計數(shù)的邏輯電路。1．異步加法計數(shù)器用JK觸發(fā)器構(gòu)成的四位二進(jìn)制異步加法計數(shù)器計數(shù)脈沖CPQ3Q2Q1Q0計數(shù)脈沖CPQ3Q2Q1Q000000910011000110101020010111011300111211004010013110150101141110601101511117011116000081000四位二進(jìn)制異步加法計數(shù)器狀態(tài)表四位二進(jìn)制加法計數(shù)器狀態(tài)圖四位二進(jìn)制加法計數(shù)器波形圖2．同步加法計數(shù)器用JK觸發(fā)器和兩個與門組成的四位二進(jìn)制同步加法計數(shù)器3．異步減法計數(shù)器用JK觸發(fā)器構(gòu)成的四位二進(jìn)制異步減法計數(shù)器輸入脈沖個數(shù)Q3Q2Q1Q000000111112111031101411005101161010710018100090111四位二進(jìn)制減法計數(shù)器狀態(tài)表輸入脈沖個數(shù)Q3Q2Q1Q0100110110101120100130011140010150001160000171111續(xù)表二、十進(jìn)制計數(shù)器十進(jìn)制加法計數(shù)器狀態(tài)圖型號舉例名稱及功能TTL74LS161四位二進(jìn)制同步計數(shù)器（異步清零可預(yù)置）74LS163四位二進(jìn)制同步計數(shù)器（同步清零）74LS290二—五—十進(jìn)制異步計數(shù)器74LS162四位十進(jìn)制同步計數(shù)器（同步清零）74LS192四位十進(jìn)制同步可逆計數(shù)器74LS160四位十進(jìn)制同步計數(shù)器（直接清零）CMOSCC4017十進(jìn)制計數(shù)/時序脈沖分配/分頻器CC40192十進(jìn)制同步可逆計數(shù)器CC4518雙十進(jìn)制同步計數(shù)器（有清除、時鐘允許）CC406014位二進(jìn)制串行計數(shù)/分頻/振蕩器

常用集成計數(shù)器三、任意進(jìn)制（N進(jìn)制）計數(shù)器1．反饋法（1）反饋清零法反饋清零法適用于有清零輸入端的集成計數(shù)器?！纠吭囉盟奈欢M(jìn)制同步計數(shù)器74LS163構(gòu)成一個十二進(jìn)制計數(shù)器。十二進(jìn)制計數(shù)器主循環(huán)狀態(tài)圖解：

特性方程為二進(jìn)制→十二進(jìn)制計數(shù)器連接圖（2）反饋置數(shù)法反饋置數(shù)法適用于有預(yù)置數(shù)功能的集成計數(shù)器。

同步置數(shù)端歸0

反饋置數(shù)法可在74LS163計數(shù)循環(huán)狀態(tài)（0000—1111）中的任何一個狀態(tài)下進(jìn)行。循環(huán)狀態(tài)圖2．級聯(lián)法【例】用74LS290構(gòu)成二十四進(jìn)制計數(shù)器。解：74LS290二—十—五進(jìn)制計數(shù)器a)實物圖b)引腳排列

R0（1）R0（2）S9（1）S9（2）Q3Q2Q1Q0110×0000×0××111001×0×計數(shù)0××計數(shù)××計數(shù)××計數(shù)二—十—五進(jìn)制計數(shù)器74LS290功能表十進(jìn)制計數(shù)器

74LS290構(gòu)成二十四進(jìn)制計數(shù)器圖示為用六進(jìn)制和十進(jìn)制計數(shù)器級聯(lián)而成的六十進(jìn)制計數(shù)器，試分析其計數(shù)原理。六十進(jìn)制異步加法計數(shù)器1．了解脈沖波形的特點和主要參數(shù)。2．熟悉555時基電路的邏輯功能，會用555時基電路構(gòu)成多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器。3．了解集成單穩(wěn)態(tài)觸發(fā)器、集成施密特觸發(fā)器的功能和使用方法。4．會用門電路構(gòu)成多諧振蕩器和石英晶體振蕩器。脈沖信號定義：指短暫時間內(nèi)幅度發(fā)生突變的電壓或電流。a)b)c)d)e)f)常見的脈沖波形a)矩形波b)鋸齒波c)三角波d)積分波e)微分波f)梯形波脈沖波形主要參數(shù)脈沖幅度脈沖周期脈沖寬度上升時間下降時間占空比§4-1

555時基電路555時基電路外形及引腳排列a)實物圖b)引腳排列

序號符號功能①GND接地端②低電平觸發(fā)端③OUT輸出端④直接復(fù)位端⑤CO控制電壓端⑥TH高電平觸發(fā)端⑦DIS放電端⑧VCC電源端555時基電路各引腳功能一、電路組成555時基電路內(nèi)部結(jié)構(gòu)電阻分壓器電壓比較器基本RS觸發(fā)器放電管緩沖器二、邏輯功能1．直接復(fù)位功能2．復(fù)位功能3．置位功能4．保持功能555時基電路可實現(xiàn)直接復(fù)位、復(fù)位、置位、保持四種功能。其控制端的優(yōu)先控制順序為：直接復(fù)位端

、低電平觸發(fā)端

、高電平觸發(fā)端TH。

555時基電路邏輯功能三、器件類型類型：TTL型和CMOS型兩類。雙時基電路外形圖和引腳排列a)實物圖b)引腳排列

項目TTLCMOS單555型號最后幾位數(shù)碼5557555雙555型號最后幾位數(shù)碼5567556優(yōu)點帶負(fù)載能力強(qiáng)低功耗、高輸入阻抗電源電壓范圍（V）5~163~18最大輸出電流（mA）2004TTL和CMOS時基電路的比較§4-2多諧振蕩器一、用555時基電路構(gòu)成的多諧振蕩器1．電路組成a)電路b)工作波形實測波形2．工作過程工作波形3．振蕩周期當(dāng)電容C1充電時，電路處于第一暫穩(wěn)態(tài)，持續(xù)時間為tw1；電容C1放電時，電路處于第二暫穩(wěn)態(tài)，持續(xù)時間為tw2。tw1=0.7(R1+R2)Ctw2=0.7R2C電路振蕩周期的大小為：T=tw1+tw2=0.7(R1+R2)C+0.7R2C=0.7(R1+2R2)C二、占空比可調(diào)的多諧振蕩器占空比可調(diào)的振蕩器持續(xù)時間為：tw1=0.7R1Ctw2=0.7R2C占空比為：只要調(diào)節(jié)電位器RP，即可方便地調(diào)節(jié)占空比D。三、占空比與頻率均可調(diào)的多諧振蕩器占空比與頻率均可調(diào)的多諧振蕩器§4-3單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器定義：指有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)的波形變換電路。一、用555時基電路構(gòu)成單穩(wěn)態(tài)觸發(fā)器1．電路組成555構(gòu)成的單穩(wěn)態(tài)電路a)電路圖b)工作波形圖2．工作過程（1）穩(wěn)態(tài)（2）觸發(fā)進(jìn)入暫穩(wěn)態(tài)（3）自動返回穩(wěn)態(tài)輸出脈沖寬度為：為了保證單穩(wěn)態(tài)電路正常工作，外加觸發(fā)脈沖的幅度應(yīng)低于VCC，脈沖寬度應(yīng)小于輸出脈沖寬度。二、集成單穩(wěn)態(tài)觸發(fā)器分類：不可重復(fù)觸發(fā)型和可重復(fù)觸發(fā)型兩種。類

型不可重復(fù)觸發(fā)型可重復(fù)觸發(fā)型符號工作波形兩種單穩(wěn)態(tài)觸發(fā)器的比較類

型不可重復(fù)觸發(fā)型可重復(fù)觸發(fā)型特點在暫穩(wěn)態(tài)期間，輸入新的觸發(fā)脈沖對電路無影響，輸出脈沖寬度不變在暫穩(wěn)態(tài)期間輸入新的觸發(fā)脈沖可延長暫穩(wěn)態(tài)持續(xù)時間，輸出脈沖變寬主要型號74LS221742217412174HC221741227412374LS12274LS123續(xù)表集成單穩(wěn)態(tài)觸發(fā)器74LS121a)實物圖b)引腳排列c)工作波形圖輸入輸出說明A1A2BQ0×101穩(wěn)態(tài)×0101××00111×0174LS121的邏輯功能輸入輸出說明A1A2BQ11下降沿觸發(fā)1110×上升沿觸發(fā)×0續(xù)表集成單穩(wěn)態(tài)觸發(fā)器74LS121外部元件連接方法a)使用外部電阻、下降沿觸發(fā)b)使用內(nèi)部電阻、上升沿觸發(fā)三、單穩(wěn)態(tài)觸發(fā)器的應(yīng)用應(yīng)用：脈沖整形、定時選通和脈沖延時。1．脈沖整形單穩(wěn)態(tài)觸發(fā)器的整形作用2．定時選通單穩(wěn)態(tài)觸發(fā)器應(yīng)用于定時選通a）邏輯電路b）工作波形圖3．脈沖延時單穩(wěn)態(tài)觸發(fā)器的脈沖延時作用下圖所示為定時照明電路原理圖，試簡述其工作原理，并估算定時時間的調(diào)節(jié)范圍。§4-4施密特觸發(fā)器施密特觸發(fā)器定義：一種靠輸入觸發(fā)信號維持的雙穩(wěn)態(tài)觸發(fā)器。555時基電路構(gòu)成的施密特觸發(fā)器a)電路圖b)工作波形圖一、用555時基電路構(gòu)成施密特觸發(fā)器回差電壓（滯回電壓）值為：施密特觸發(fā)器電壓傳輸特性a)傳輸特性b)邏輯符號二、集成施密特觸發(fā)器集成施密特觸發(fā)器主要有TTL和CMOS兩大類，按其功能又可分為施密特與非門和施密特反相器。74LS132引腳排列CC40106引腳排列電源電源（V）上限觸發(fā)電壓

（V）下限觸發(fā)電壓

（V）回差電壓

（V）52.2~3.60.9~2.80~1.6104.6~7.12.5~5.21.2~3.4157.8~10.84~7.41.6~5CC40106主要參數(shù)三、施密特觸發(fā)器的應(yīng)用應(yīng)用：波形變換、脈沖整形、幅度鑒別等。1.波形變換施密特觸發(fā)器將正弦波變化為同周期的矩形波2．脈沖整形施密特觸發(fā)器用于脈沖整形3．幅度鑒別脈沖幅度鑒別下圖所示由施密特觸發(fā)器組成的電路具有何種功能？施密特觸發(fā)器的應(yīng)用§4-5用門電路構(gòu)成的脈沖信號電路基本工作原理：利用電容的充放電特性，當(dāng)輸入電壓達(dá)到門電路的門限電壓時，電路輸出狀態(tài)即發(fā)生變化。一、多諧振蕩器1．環(huán)形多諧振蕩器RC環(huán)形多諧振蕩器電路圖RC環(huán)形多諧振蕩器工作波形圖2．RC耦合多諧振蕩器對稱多諧振蕩器a)電路結(jié)構(gòu)b)邏輯符號正反饋過程：多諧振蕩器電容的充放電a)C1充電、C2放電b)C1放電、C2充電RC耦合對稱多諧振蕩器工作波形圖3．石英晶體多諧振蕩器石英晶體多諧振蕩器圖形

a)實物圖b)結(jié)構(gòu)c)電氣符號石英晶體的等效電路和頻率特性a)等效電路b)頻率特性串聯(lián)型石英晶體多諧振蕩器并聯(lián)型石英晶體多諧振蕩器二、單穩(wěn)態(tài)觸發(fā)器1．微分型單穩(wěn)態(tài)觸發(fā)器TTL微分型單穩(wěn)態(tài)觸發(fā)器電路圖TTL微分型單穩(wěn)態(tài)觸發(fā)器工作波形圖TTL微分型單穩(wěn)態(tài)觸發(fā)器電路工作過程如下：（1）穩(wěn)態(tài)（t1之前）（2）觸發(fā)翻轉(zhuǎn)（t=t1時刻）正反饋過程：（3）暫穩(wěn)態(tài)（t1<t<t2）（4）自動翻轉(zhuǎn)（t=t2時刻）正反饋過程：（5）恢復(fù)過程2．積分型單穩(wěn)態(tài)觸發(fā)器TTL積分型單穩(wěn)態(tài)觸發(fā)器a)電路圖b)工作波形圖TTL積分型單穩(wěn)態(tài)觸發(fā)器電路工作過程如下：（1）穩(wěn)態(tài)（2）觸發(fā)進(jìn)入暫穩(wěn)態(tài)（t=t1時刻）（3）自動返回穩(wěn)態(tài)（t1<t≤t2時刻）輸出脈沖寬度為

：上述積分型單穩(wěn)態(tài)觸發(fā)器要求觸發(fā)脈沖寬度應(yīng)大于輸出脈沖寬度。三、用門電路構(gòu)成的施密特觸發(fā)器用門電路構(gòu)成的施密特觸發(fā)器a）電路圖b）工作波形圖1．了解數(shù)/模轉(zhuǎn)換和模/數(shù)轉(zhuǎn)換的概念及其應(yīng)用。2．了解數(shù)字式電壓表的原理。3．會識別典型數(shù)/模轉(zhuǎn)換和模/數(shù)轉(zhuǎn)換集成電路的引腳，了解其功能。4．會搭接數(shù)/模轉(zhuǎn)換應(yīng)用電路，并檢測其轉(zhuǎn)換特性。DVD的攝錄和播放音像錄播模/數(shù)轉(zhuǎn)換和數(shù)/模轉(zhuǎn)換自動控制原理框圖§5-1數(shù)/模轉(zhuǎn)換器

定義：從數(shù)字信號到模擬信號的轉(zhuǎn)換稱為數(shù)/模轉(zhuǎn)換，簡稱D/A。實現(xiàn)D/A轉(zhuǎn)換的電路稱為D/A轉(zhuǎn)換器，簡稱DAC。D/A轉(zhuǎn)換示意圖

三位二進(jìn)制DAC轉(zhuǎn)換特性一、倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器1.D/A轉(zhuǎn)換器的工作原理倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換電路圖電阻網(wǎng)絡(luò)各節(jié)點對地等效電阻及電流

從基準(zhǔn)電源看進(jìn)去整個電阻網(wǎng)絡(luò)的等效電阻也為R，因此基準(zhǔn)電源提供的電流恒為，各支路電流分別為：流入集成運(yùn)放反相輸入端的總電流為：輸出模擬電壓為：對于n位二進(jìn)制數(shù)，則有上式括號內(nèi)為n位二進(jìn)制數(shù)的十進(jìn)制數(shù)值，可用（N）D表示，則上式可改寫為：【例】在D/A轉(zhuǎn)換電路中，輸入二進(jìn)制數(shù)D3D2D1D0=1100，若外接基準(zhǔn)電壓VREF=－5V，則經(jīng)D/A轉(zhuǎn)換后，輸出電壓為多大？當(dāng)D3D2D1D0=0000或D3D2D1D0=1111時，輸出電壓又各為多大？

解：當(dāng)D3D2D1D0=1100時，當(dāng)D3D2D1D0=0000時，當(dāng)D3D2D1D0=1111時，2．D/A轉(zhuǎn)換器的主要參數(shù)（1）分辨率定義：D/A轉(zhuǎn)換器的最小輸出電壓（對應(yīng)輸入數(shù)字量僅最低位為1）與最大輸出電壓（對應(yīng)輸入數(shù)字量各有效位全為1）之比，位數(shù)分辨率

輸出最大電壓（V）輸出最小電壓（V）40.06711.250.7580.003911.950.04688100.00097811.990.011719不同位數(shù)D/A轉(zhuǎn)換器的比較（2）轉(zhuǎn)換精度（轉(zhuǎn)換誤差）定義：是指D/A轉(zhuǎn)換器實際輸出模擬電壓值與理論輸出模擬電壓值之差。（3）轉(zhuǎn)換時間（建立時間）定義：是指D/A轉(zhuǎn)換器從輸入數(shù)字信號開始到輸出模擬電壓達(dá)到穩(wěn)定值所用的時間。二、AD7520D/A轉(zhuǎn)換器1．引腳功能AD7520D/A轉(zhuǎn)換器a)實物圖b)引腳排列引腳序號符號功能④～?D9～D010位數(shù)字量的輸入端，D9為最高位，D0為最低位①IOUT1模擬電流輸出端，接運(yùn)放反相輸入端②IOUT2模擬電流輸出端，一般接地③GND接地端?VDD電源電壓端，接6V?VREF基準(zhǔn)電壓接線端?RF內(nèi)部反饋電阻輸出端AD7520各引腳功能2．功能測試D/A轉(zhuǎn)換器AD7520的實驗電路輸入數(shù)字量輸出模擬電壓uoD9D8D7D6D5D4D3D2D1D0計算值實測值0000000000000000000100000001000000010000000110000001111111111000000000100000001111000000001111111111

D/A轉(zhuǎn)換器轉(zhuǎn)換關(guān)系3．應(yīng)用舉例（1）增益可編程放大器增益可編程放大器（2）階梯波發(fā)生器階梯波發(fā)生器§5-2模/數(shù)轉(zhuǎn)換器模/數(shù)轉(zhuǎn)換定義：從模擬信號到數(shù)字信號的轉(zhuǎn)換，簡稱A/D。A/D轉(zhuǎn)換器定義：實現(xiàn)A/D轉(zhuǎn)換的電路，簡稱ADC。一、A/D轉(zhuǎn)換基本原理A/D轉(zhuǎn)換一般要經(jīng)過取樣、保持、量化和編碼4個環(huán)節(jié)。1．取樣和保持取樣與保持a)電路圖b)波形圖2．量化和編碼（1）只舍不入法輸入模擬電壓量化值二進(jìn)制輸出0≤Uo<1/8V0V（0△）0001/8V≤Uo<2/8V1/8V（1△）0012/8V≤Uo<3/8V2/8V（2△）0103/8V≤Uo<4/8V3/8V（3△）0114/8V≤Uo<5/8V4/8V（4△）1005/8V≤Uo<6/8V5/8V（5△）1016/8V≤Uo<7/8V6/8V（6△）1107/8V≤Uo<1/8V7/8V（7△）111只舍不入法A/D轉(zhuǎn)換（2）有舍有入法輸入模擬電壓量化值二進(jìn)制輸出0≤Uo<1/15V0V（0△）0001/15V≤Uo<3/15V2/15V（1△）0013/15V≤Uo<5/15V4/15V（2△）0105/15V≤Uo<7/15V6/15V（3△）0117/15V≤Uo<9/15V8/15V（4△）1009/15V≤Uo<11/15V10/15V（5△）10111/15V≤Uo<13/15V12/15V（6△）11013/15V≤Uo<1V14/15V（7△）111有舍有入法A/D轉(zhuǎn)換二、逐次逼近型A/D轉(zhuǎn)換器逐次逼近式A/D轉(zhuǎn)換器原理框圖逐次逼近測電壓過程數(shù)字式儀表三、ADC0809A/D轉(zhuǎn)換器1．引腳排列ADC0809外形和引腳排列a)實物圖b)引腳排列應(yīng)用ADC0809時，如果要求模擬信號從IN4通道通入，A2、A1、A0應(yīng)該如何設(shè)置？2．功能測試A/D轉(zhuǎn)換器ADC0809的測試電路圖地址被選模擬通道輸入模擬量輸出數(shù)字量十進(jìn)制A2A1A0ui(V)D7D6D5D4D3D2D1D0000INO4.5001IN14.0010IN23.5011IN33.0100IN42.5101IN52.0110IN61.5111IN71.0實驗記錄表3．應(yīng)用電路在現(xiàn)代智能控制及各種智能儀器中，常用A/D轉(zhuǎn)換器與微處理器組成數(shù)據(jù)采集系統(tǒng)。1．了解只讀存儲器（ROM）和讀/寫存儲器（RAM）的特點及其應(yīng)用。2．了解可編程邏輯器件（PLD）的類型、特點及其應(yīng)用。a)b)c)半導(dǎo)體存儲器的應(yīng)用a)計算機(jī)內(nèi)存條b)計算機(jī)硬盤c)數(shù)碼相機(jī)存儲卡§6-1只讀存儲器一、只讀存儲器類型只讀存儲器分類1．固定存儲器22×4位MROM結(jié)構(gòu)示意圖MROM中的寄存器很多，每個寄存器都有一個編號，稱為地址。2條地址線A1A0對應(yīng)的4條譯碼輸出線（W0～W3）稱為字線，虛線框內(nèi)為存儲矩陣。當(dāng)?shù)刂反aA1A0=10時，輸出數(shù)據(jù)為D3D2D1D0=？2．可編程存儲器（PROM）可編程存儲器（PROM）在封裝出廠前存儲單元中數(shù)據(jù)設(shè)置為全1或全0，用戶可根據(jù)自己的需要，將應(yīng)該存儲的信息一次寫入PROM中，但一經(jīng)寫入，就不能再更改，因此也稱一次性可編程只讀存儲器。3．紫外線擦除可編程存儲器a)b)紫外線擦除可編程存儲器a)實物圖b)擦除器4．電擦除可編程存儲器a)b)電擦除可編程存儲器（E2PROM）a)E2PROM編程/燒寫器b)汽車音響電路中的E2PROM5．快閃存儲器a)b)快閃存儲器a)數(shù)碼相機(jī)中的存儲卡b)閃存盤二、應(yīng)用舉例1．用ROM構(gòu)成一位全加器輸入輸出

AiBiCi-1SiCi0000000110010100110110010101011100111111全加器真值表一位全加器簡化矩陣圖2．用ROM實現(xiàn)字符用ROM構(gòu)成“工”字示意圖§6-2隨機(jī)存取存儲器一、RAM的基本結(jié)構(gòu)RAM的基本結(jié)構(gòu)組成：地址譯碼器、存儲矩陣和讀/寫控制電路。地址譯碼器的作用：對外部輸入的地址進(jìn)行譯碼，以便唯一選擇存儲矩陣中的一組存儲單元。分類：動態(tài)RAM（DRAM）和靜態(tài)RAM（SRAM）二、2114A靜態(tài)RAM1．2114A芯片介紹2114A隨機(jī)存取存儲器a)引腳排列b)邏輯符號引腳名功能A0～A9地址輸入寫選通芯片選通I/O0～I(xiàn)/O3數(shù)據(jù)輸入/輸出VCC+5V2114A引腳功能I/O0～I(xiàn)/O31×高阻01讀出數(shù)據(jù)00寫入數(shù)據(jù)工作方式與控制信號間的關(guān)系2114A具有如下特點：（1）讀寫操作簡單，不需要時鐘脈沖，也不需要刷新。（2）輸入、輸出同極性，使用公共的I/O端，能直接與系統(tǒng)總線相連。（3）使用單電源+5V供電，輸入、輸出與TTL電路兼容。（4）具有獨立的片選功能和三態(tài)輸出。（5）高速低功耗。2．用2114A實現(xiàn)靜態(tài)隨機(jī)存取2114A靜態(tài)隨機(jī)存取數(shù)據(jù)實驗電路

實驗步驟：（1）連接實驗電路（2）寫入數(shù)據(jù)（3）讀出數(shù)據(jù)地址碼（A0～A3）數(shù)據(jù)（I/O0～I(xiàn)/O3）2114A000寫入數(shù)據(jù)地址碼（A0～A3）數(shù)據(jù)（I/O0～I(xiàn)/O3）2114A111讀出數(shù)據(jù)（4）寫入數(shù)據(jù)斷電后再進(jìn)行上一步的讀出操作，驗證斷電后RAM中存儲的數(shù)據(jù)能否保留。2114A有10個地址輸入端，實驗中只使用其中的一部分，其他不使用的地址輸入端應(yīng)如何處理？§6-3可編程邏輯器件可編程邏輯器件（PLD，ProgrammableLogicDevice）定義：一種可由用戶自行定義功能的專用集成電路，用戶可以根據(jù)需要自行對它進(jìn)行編程，從而實現(xiàn)各種邏輯功能。特點：集成電路硬件工作速度塊、可靠性高和軟件編程靈活、方便。PLD的分類一、PLD的基本結(jié)構(gòu)PLD的基本結(jié)構(gòu)框圖電路的主體是由門電路組成的與陣列和或陣列。二、PLD的表示方法1．連線符號含義固定連接編程連接不連接（被擦除）PLD中連線的表示方法2．門電路名稱與門或門三態(tài)輸出非門習(xí)慣符號PLD中的符號PLD中門電路的表示方法3．PLD電路表示方法PLD電路功能三、PLD的使用普通PLD的開發(fā)使用包括邏輯設(shè)計、選擇器件和編寫關(guān)于編程信息的標(biāo)準(zhǔn)文件，然后將文件下載的編程器，對器件進(jìn)行編程，最后還要進(jìn)行功能測試，測試通過后才能插入電路板使用。1．掌握數(shù)字電路的一般分析方法，能綜合運(yùn)用所學(xué)過的基本邏輯部件的知識分析較復(fù)雜的電路。2．結(jié)合應(yīng)用實例和動手操作，了解數(shù)字電路系統(tǒng)的設(shè)計和制作過程。3．了解排除數(shù)字電路故障的一般方法?！?-1數(shù)字電路基本讀圖方法一、電路圖的種類1．原理框圖定義：也稱方框圖，它反映整個電路或系統(tǒng)的大致結(jié)構(gòu)或功能組合。三人表決器原理框圖2．原理電路圖3人表決電路的原理圖3．裝配圖3人表決電路裝配圖二、基本讀圖方法一般讀圖步驟如下：讀方框圖大致了解電路用途和整體功能化整為零逐塊分析對照方框圖，解讀原理圖，了解各單元電路的具體功能邏輯部件重點分析弄清每一塊邏輯部件的引腳排列、邏輯功能及外圍元件的作用聚零為整綜合分析按信號流程和功能原理將各單元電路串接起來，進(jìn)行整體綜合分析三、讀圖練習(xí)實例1．?dāng)?shù)字鐘電路（1）電路功能實現(xiàn)由秒-分-小時（23小時59分59秒）的計數(shù)和顯示。數(shù)字鐘電路原理框圖（2）方框圖（3）電路圖各部分功能分析如下：1）石英晶體振蕩器和分頻器秒信號發(fā)生電路CD4060的?腳RD為異步復(fù)位端，為什么要接0?CD4060（14位串行計數(shù)器/振蕩器）引腳排列CD4518雙二-十進(jìn)制計數(shù)器引腳排列2）計數(shù)器3）譯碼顯示CD4511是BCD七段譯碼/驅(qū)動器，其引腳由6只數(shù)碼管分別顯示秒、分和小時數(shù)。4）校時電路在剛接通電源時，由于數(shù)碼管顯示為任意值，所以需要通過校時電路來進(jìn)行調(diào)整。2．步進(jìn)電機(jī)數(shù)控電路（1）電路功能輸出脈沖信號控制步進(jìn)電機(jī)按三相單三拍模式運(yùn)轉(zhuǎn)，即三相通電順序為A→B→C→A。（2）方框圖步進(jìn)電動機(jī)數(shù)控電路原理框圖（3）電路圖步進(jìn)電動機(jī)數(shù)控電路原理圖1）脈沖發(fā)生器由555時基電路組成多諧振蕩器，3腳輸出控制脈沖信號，調(diào)節(jié)RP可改變脈沖頻率。2）環(huán)形脈沖發(fā)生器正轉(zhuǎn)脈沖信號ABC0100101020013100

脈沖分配器真值表3）功率放大器及步進(jìn)電機(jī)由3只功放管組成功放電路，將控制脈沖信號放大后驅(qū)動步進(jìn)電機(jī)按A→B→C→A三相單三拍模式運(yùn)轉(zhuǎn)。如果將步進(jìn)電機(jī)工作模式改為三相雙三拍即AB→BC→CA→AB，環(huán)形脈沖發(fā)生器電路應(yīng)如何改動？3．交通信號燈控制電路（1）電路功能交通信號燈圖交通信號燈工作流程圖（2）框圖交通信號燈框圖（3）電路圖交通信號燈控制電路圖1）分頻器由74LS161（同步10/16進(jìn)制計數(shù)器）構(gòu)成四分頻器。2）扭環(huán)形計數(shù)器由兩片74LS194（雙向移位寄存器）構(gòu)成6位十二進(jìn)制扭環(huán)形計數(shù)器。3）譯碼電路由邏輯門電路組成控制信號燈譯碼電路，在對環(huán)形計數(shù)器輸出狀態(tài)組合后，在不同時段點亮各燈發(fā)光。t環(huán)形計數(shù)器輸出南北方向燈東西方向燈Q0Q1Q2Q3Q4Q5綠黃紅綠黃紅000000010000111000001