2021年華南理工大學(xué)軟件工程專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷B(有答案)

2021年華南理工大學(xué)軟件工程專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷B（有答案）一、選擇題1、某計(jì)算機(jī)使用4體交叉編址存儲(chǔ)器，假定在存儲(chǔ)器總線上出現(xiàn)的主存地址（十進(jìn)制）序列為8005，8006，8007，8008，8001，8002，8003，8004，8000，則可能發(fā)生訪存沖突的地址對(duì)是（）。A.8004和8008B.8002和8007C.8001和8008D.8000和80042、下列關(guān)于Cache和虛擬存儲(chǔ)器的說法中，錯(cuò)誤的有（）。I.當(dāng)Cache失效（即不命中）時(shí)，處理器將會(huì)切換進(jìn)程，以更新Cache中的內(nèi)容II.當(dāng)虛擬存儲(chǔ)器失效（如缺頁）時(shí)，處理器將會(huì)切換進(jìn)程，以更新主存中的內(nèi)容III.Cache和虛擬存儲(chǔ)器由硬件和OS共同實(shí)現(xiàn)，對(duì)應(yīng)用程序員均是透明的IV.虛擬存儲(chǔ)器的容量等于主存和輔存的容量之和A.I、IⅣB.Ⅲ、VC.I、Ⅱ、ⅢD.I、Ⅲ、Ⅳ3、并行加法器中，每位全和的形成除與本位相加兩數(shù)數(shù)值位有關(guān)外，還與（）有A.低位數(shù)值大小B.低位數(shù)的全和C.高位數(shù)值大小D.低位數(shù)送來的進(jìn)位4、假設(shè)編譯器規(guī)定int和shot類型長(zhǎng)度分別為32位和16位，若有下列C語言語句：unsignedshortx=65530；unsignedinty=x；得到y(tǒng)的機(jī)器數(shù)為（）。A.00007FFAHB.0000FFFAHC.FFFF7FFAHD.FFFFFFFAH5、4位機(jī)器內(nèi)的數(shù)值代碼，則它所表示的十進(jìn)制真值可能為（）。I.16Ⅱ.-1Ⅲ.-8V.8A.I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V6、為協(xié)調(diào)計(jì)算機(jī)系統(tǒng)各部件的工作，需要一種器件來提供統(tǒng)一的時(shí)鐘標(biāo)準(zhǔn)，這個(gè)器件，是（）。A.總線緩沖器B.總線控制器C.時(shí)鐘發(fā)生器D.以上器件都具備這種功能7、下列關(guān)于多總線結(jié)構(gòu)的敘述中，錯(cuò)誤的是（）。A.靠近CPU的總線速度較快B.存儲(chǔ)器總線可支持突發(fā)傳送方式C.總線之間需通過橋接器相連D.PCI-Expressx16采用并行傳輸方式8、CPU中的譯碼器要用（）。A.地址譯碼人B.指令譯碼C.數(shù)據(jù)譯碼1D.控制信號(hào)譯碼9、程序P在機(jī)器M上的執(zhí)行時(shí)間是20s，編譯優(yōu)化后，P執(zhí)行的指令數(shù)減少到原來的70%，而CPl增加到原來的1.2倍，則P在M上的執(zhí)行時(shí)間是（）。A.8.4sB.11.7sC.14sD.16.8s10、單周期處理器中所有指令的指令周期為一個(gè)時(shí)鐘周期。下列關(guān)于單周期處理器的敘述中，錯(cuò)誤的是（）。A.可以采用單總線結(jié)構(gòu)數(shù)據(jù)通路B.處理器時(shí)鐘頻率較低C.在指令執(zhí)行過程中控制信號(hào)不變D.每條指令的CPI為111、已知一臺(tái)時(shí)鐘頻率為2GHz的計(jì)算機(jī)的CPI為1.2。某程序P在該計(jì)算機(jī)上的指令條數(shù)為4×10-6。若在該計(jì)算機(jī)上，程序P從開始啟動(dòng)到執(zhí)行結(jié)束所經(jīng)歷的時(shí)間是4s，則運(yùn)行P所用CPU時(shí)間占整個(gè)CPU時(shí)間的百分比大約是（）。A.40%B.60%C.80%D.100%12、在下列尋址方式中，（）方式需要先計(jì)算，再訪問存。A.相對(duì)尋址B.變址尋址C.間接尋址D.A、B13、某機(jī)器字長(zhǎng)為32位，存儲(chǔ)器按半字編址，每取出一條指令后PC的值自動(dòng)+2，說明其指令長(zhǎng)度是（）。A.16位B.32位C.128位D.256位14、在DMA傳送方式中，發(fā)出DMA請(qǐng)求的是（）。A.外部設(shè)備B.DMA控制器C.CPUD.主存15、隱指令指（）。A.操作數(shù)隱含在操作碼中的指令B.在一個(gè)機(jī)器周期里完成全部操作的指令C.隱含地址碼的指令D.指令系統(tǒng)中沒有的指令二、填空題16、計(jì)算機(jī)的_______是計(jì)算機(jī)_______結(jié)構(gòu)的重要組成部分，也是計(jì)算機(jī)不同于一般電子設(shè)備的本質(zhì)所在。17、由于存儲(chǔ)器芯片的容量有限，所以往往需要在______和______兩方面進(jìn)行擴(kuò)充才能滿足實(shí)際需求。18、數(shù)控機(jī)床是計(jì)算機(jī)在_______方面的應(yīng)用，郵局把信件自動(dòng)分練是在計(jì)算機(jī)_______方面的應(yīng)用。19、PCI總線是當(dāng)前流行的總線。它是一個(gè)高_(dá)________且與_________無關(guān)的標(biāo)準(zhǔn)總線。20、字節(jié)多路通道可允許多個(gè)設(shè)備進(jìn)行_______型操作，數(shù)據(jù)傳送單位是_______21、CPU能直接訪問______和______但不能直接訪問磁盤和光盤。22、按IEEE754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由_______、_______、_______三個(gè)域組成。23、虛擬存儲(chǔ)器指的是________層次，它給用戶提供了一個(gè)比實(shí)際________空間大的多________空間。24、RISC的中文含義是________，CISC的中文含義是________。25、堆棧是一種特殊的數(shù)據(jù)尋址方式，它采用________原理。按結(jié)構(gòu)不同，分為________堆棧和________堆棧。三、名詞解釋題26、循環(huán)碼：27、不歸零制NRZO：28、ROM：29、從設(shè)備：被主設(shè)備訪問的設(shè)備。四、簡(jiǎn)答題30、比較選擇型DMA控制器與多路型DMA控制器？31、總線的分類方法主要有哪幾種？請(qǐng)分別按這幾種法說明總線的分類。32、說明總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響。33、請(qǐng)說明SRAM的組成結(jié)構(gòu)，與SRAM相比，DRAM在電路組成上有什么不同之處？五、計(jì)算題34、設(shè)存儲(chǔ)字長(zhǎng)和指令字長(zhǎng)均為24位，若指令系統(tǒng)可完成108種操作，且具有直接、一一次間接尋址、多次間接尋址、變址、基址、相對(duì)和立即這7種尋址方式，則可在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占幾位？尋址特征位占幾位？可直接尋址的范圍是多少？一次間接尋址的范圍是多少？多次間接尋址的范圍又是多少？35、某計(jì)算機(jī)采用5級(jí)指令流水線，如果每級(jí)執(zhí)行時(shí)間是2ns，求理想情況下該流水線的加速比和吞吐率。36、已知兩個(gè)實(shí)數(shù)x=-68，y=-8.25，它們?cè)贑語言中定義為float型變量，分別存放在寄存器A和B中。另外，還有兩個(gè)寄存器C和D。A、B、C、D都是32位寄存器。請(qǐng)問（要求用十六進(jìn)制表示二進(jìn)制序列）：1）寄存器A和B中的內(nèi)容分別是什么？2）x和y相加后的結(jié)果存放在寄存器C中，寄存器C中的內(nèi)容是什么？3）x和y相減后的結(jié)果存放在寄存器D中，寄存器D中的內(nèi)容是什么？注：float型變量在計(jì)算機(jī)中都被表示成IEEE754單精度格式。六、綜合題37、用16K×16位的SRAM芯片構(gòu)成64K×32位的存儲(chǔ)器。要求畫出該存儲(chǔ)器的組成邏輯框圖。38、某機(jī)采用微程序控制方式，微指令字長(zhǎng)為24位，采用水平型字段直接編碼控制方式和斷定方式。共有微命令30個(gè)，構(gòu)成4個(gè)互斥類，各包含5個(gè)、8個(gè)、14個(gè)和3個(gè)微命令，外部條件共3個(gè)。1）控制存儲(chǔ)器的容量應(yīng)為多少？2）設(shè)計(jì)出微指令的具體格式。39、某指令系統(tǒng)字長(zhǎng)12位，地址碼取3位，試提出一種方案，使該系統(tǒng)有4條三地址指令、8條二地址指令、150條一地址指令。列出操作碼的擴(kuò)展形式并計(jì)算操作碼的平均長(zhǎng)度。

參考答案一、選擇題1、D2、D3、D4、B5、D6、C7、D8、B9、D10、A11、B12、D13、B14、A15、D二、填空題16、軟件系統(tǒng)17、存取時(shí)間存儲(chǔ)周期存儲(chǔ)器帶寬18、自動(dòng)控制人工智能19、帶寬處理器20、傳輸字節(jié)21、cache主存22、符號(hào)位階碼尾數(shù)23、主存--外存主存虛擬地址24、精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)復(fù)雜指令系統(tǒng)計(jì)算機(jī)25、先進(jìn)后出寄存器存儲(chǔ)器三、名詞解釋題26、循環(huán)碼：一種糾錯(cuò)碼，其合法碼字移動(dòng)任意位后的結(jié)果仍然是一個(gè)合法碼字。27、不歸零制NRZO：一種磁盤信息記錄方式，磁頭線圈上始終有電流，正向電流代表1，反向電流代表0。28、ROM：只讀存儲(chǔ)器，一種只能讀取數(shù)據(jù)不能寫入數(shù)據(jù)的存儲(chǔ)器。29、從設(shè)備：被主設(shè)備訪問的設(shè)備。四、簡(jiǎn)答題30、答：選擇型DMA控制器特別適合數(shù)據(jù)傳送率很高以至接近內(nèi)存存取速度的設(shè)備，而不適用慢速設(shè)備；而多路型，DMA控制器卻適合于同時(shí)為多個(gè)慢速外設(shè)服務(wù)。選擇型DMA控制器在物理上可以連接多個(gè)設(shè)備，而邏輯上只允許接一個(gè)設(shè)備；而多路型不僅在物理上可連接多個(gè)外設(shè)，而且在邏輯上也允許這些外設(shè)同時(shí)工作。選擇型以數(shù)據(jù)塊方式傳送，多路型中各設(shè)備以字節(jié)交叉方式通過DMA控制器進(jìn)行數(shù)據(jù)傳送。31、答：A、按傳送格式分為：串行總線、并行總線；B、按時(shí)序控制方式分為：同步總線（含同步擴(kuò)展總線），異步總線；C、按功能分為：系統(tǒng)總線，CPU內(nèi)部總線、各種局部總線。32、答：（1）最大存儲(chǔ)容量單總線系統(tǒng)中，最大內(nèi)存容量必須小于由計(jì)算機(jī)字長(zhǎng)所決定的可能的地址總線。雙總線系統(tǒng)中，存儲(chǔ)容量不會(huì)受到外圍設(shè)備數(shù)量的影響（2）指令系統(tǒng)雙總線系統(tǒng)，必須有專門的I/0指令系統(tǒng)單總線系統(tǒng)，訪問內(nèi)存和I/0使用相同指令（3）吞吐量總線數(shù)量越多，吞吐能力越大33、答：SRAM存儲(chǔ)器由存儲(chǔ)體、讀寫電路、地址譯碼電路、控制電路組成，DRAM還需要有動(dòng)態(tài)刷新電路。五、計(jì)算題34、解析：1）由于此指令系統(tǒng)可完成108種操作，因此指令字中的操作碼占7位（27=128）。2）由于指令系統(tǒng)中有7種尋址方式，因此尋址特征位占3位。3）由于地址碼的位數(shù)為24-7-3=14位，因此直接尋址的范圍為214。4）由于存儲(chǔ)字長(zhǎng)為24位，因此一次間接尋址的范圍為224。5）由于多次間接尋址需要使用一位來標(biāo)志是否間接尋址完畢，因此只有23位用做尋址，尋址范圍為223。35、44.解析：流水線的加速比指采用流水線技術(shù)時(shí)指令的執(zhí)行速度與等效的不采用流水線技術(shù)的指令執(zhí)行速度之比，理想情況加速比等于流水線的級(jí)數(shù)。吞吐率指每秒鐘能處理的指令數(shù)量。本題中計(jì)算機(jī)采用5級(jí)指令流水線，所以理想情況下加速比等于5?，F(xiàn)在每完成一條指令的時(shí)間是2ns，則最大吞吐率等于1/2ns=5×108。36、解析：1）float型變量在計(jì)算機(jī)中都被表示成IEEE754單精度格式。x=-68=-（1000100）2=-1.0001×26，符號(hào)位為l，階碼為127+6=128+5=（10000101）2，尾數(shù)為1.0001，所以小數(shù)部分為00010000000000000000000，合起來整個(gè)浮點(diǎn)數(shù)表示為11000010100010000000000000000000，寫成十六進(jìn)制為C2880000H。y=-8.25=-（1000.01）2=-1.00001×23，符號(hào)位為1，階碼為127+3=128+2=（100000102，尾數(shù)為1.00001，所以小數(shù)部分為00001000000000000000000，合起來整個(gè)浮點(diǎn)數(shù)表示為11000001000001000000000000000000，寫成十六進(jìn)制為Cl040000H。2）兩個(gè)浮點(diǎn)數(shù)相加的步驟如下。①對(duì)階：Ex=10000101，Ey=10000010，則[Ex-Ey]補(bǔ)=[Ex]補(bǔ)+[-Ey]補(bǔ)=10000101+01111110=00000011Ex大于Ey，所以對(duì)y進(jìn)行對(duì)階。對(duì)階后，y=-0.00100001×26。②尾數(shù)相加：x的尾數(shù)為-1.000100000000000000000，y的尾數(shù)為-0.00100001000000000000000。用原碼加法運(yùn)算實(shí)現(xiàn)，兩數(shù)符號(hào)相同，做加法，結(jié)果為-1.001100010000000000000000000。即x加y的結(jié)果為-1.00110001×24，所以符號(hào)位為1，尾數(shù)為00110001000000000000000，階碼為127+6=128+5，即10000101，合起來為11000010100110001000000000000000，轉(zhuǎn)換為十六進(jìn)制形式為C2988000H。所以寄存器C中的內(nèi)容是C2988000H。3）兩個(gè)浮點(diǎn)數(shù)相減的步驟同加法，對(duì)階的結(jié)果也一樣，只是尾數(shù)相減。尾數(shù)相減：x的尾數(shù)為-1.00010000000000000000000，y的尾數(shù)為-0.00100001000000000000000。用原碼減法運(yùn)算實(shí)現(xiàn)，兩數(shù)符號(hào)相同，做減法。符號(hào)位取大數(shù)的符號(hào)，為1：數(shù)值部分為大數(shù)加小數(shù)負(fù)數(shù)的補(bǔ)碼，即1.00010000000000000000000+1.11011111000000000000000=0.11101111000000000000000x減y的結(jié)果為-0.11101111×26=-1.1101111×25，所以符號(hào)位為1，尾數(shù)為11011110000000000000000，階碼為127+5=128+4=（10000100）2，合起來為11000010011011110000000000000000，轉(zhuǎn)換為十六進(jìn)制形式為C26F0000H。所以寄存器D中的內(nèi)容是C26F0000H。六、綜合題37、解析：所需芯片總數(shù)（64K×32）/（16K×16）=8片，因此存儲(chǔ)器可分為4