集成電路封裝與測(cè)試技術(shù)講稿VIP

2006-06-06集成電路封裝與測(cè)試介紹

集成電路封裝和測(cè)試在半導(dǎo)體行業(yè)中的地位集成電路封裝的變遷及我國(guó)集成電路封裝測(cè)試現(xiàn)狀和發(fā)展方向集成電路封裝的作用和基本形式集成電路封裝基本流程集成電路中測(cè)和成測(cè)基本方法我們?cè)谧瞿男┊a(chǎn)品？一、集成電路封裝和測(cè)試

在半導(dǎo)體行業(yè)中的地位

集成電路產(chǎn)業(yè)鏈整機(jī)系統(tǒng)提出應(yīng)用需求集成電路設(shè)計(jì)電腦、手機(jī)、電視機(jī)、數(shù)碼相機(jī)………汽車、身份證卡、無線網(wǎng)絡(luò)……………EDA工具、工程技術(shù)人員、服務(wù)器……集成電路制造硅材料、光刻機(jī)、刻蝕機(jī)、注入機(jī)……化合物半導(dǎo)體材料、劃片機(jī)……………

集成電路產(chǎn)業(yè)鏈

集成電路封裝

集成電路測(cè)試塑封機(jī)、塑封料、框架、引線材料………測(cè)試儀、測(cè)試數(shù)據(jù)包、卡具……………集成電路應(yīng)用電腦、手機(jī)、電視機(jī)、數(shù)碼相機(jī)………汽車、身份證卡、無線網(wǎng)絡(luò)……………

因此，集成電路封裝和測(cè)試是集成電路產(chǎn)業(yè)中不可缺少的環(huán)節(jié)

集成電路定義集成電路(IntegratedCircuit,IC)--------

將所有電路單元和互連線在同一個(gè)半導(dǎo)體晶片上制造，并完成封裝測(cè)試的電路。二、集成電路封裝的變遷及我國(guó)集成電路封裝測(cè)試現(xiàn)狀和發(fā)展方向

集成電路封裝的變遷IC封裝歷史始于上個(gè)世紀(jì)六十年代。當(dāng)時(shí)采用金屬和陶瓷兩大類封殼結(jié)實(shí)、可靠、散熱好、功耗大、能承受嚴(yán)酷環(huán)境條件等優(yōu)點(diǎn)最早的金屬殼是TO型，俗稱“禮帽型”.陶瓷殼則是扁平長(zhǎng)方形集成電路封裝的變遷大約在20世紀(jì)60年代中期，仙童公司開發(fā)出塑料雙列直插式封裝（PDIP），有8條引線.到60年代末，四邊有引線較大的封裝出現(xiàn)了.1976年～1977年間，它的變體即塑料有引線載體（PLCC）面世.20世紀(jì)80年代中期開發(fā)出的四方型扁平封裝（QFP）接替了PLCC,適合表面貼裝.集成電路封裝的變遷實(shí)際上，1968年～1969年，菲利浦公司就開發(fā)出小外形封裝（SOP）。以后逐漸派生出J型引腳小外型封裝（SOJ）、薄小外形封裝（TSOP）、甚小外形封裝（VSOP）、縮小型SOP（SSOP）、薄的縮小型SOP（TSSOP）及小外形晶體管（SOT）、小外型集成電路（SOIC）等。這樣，IC的塑封殼有兩大類：方型扁平型和小型外殼型。前者適用于多引腳電路，后者適用于少引腳電路。SOP集成電路封裝的變遷陣列式封裝最早是針柵陣列（PGA），引腳為針式,將引腳形狀變通為球形凸點(diǎn)，即有球柵陣列(BGA）,1992年日本富士通首先提出了芯片尺寸封裝(CSP)概念PGABGA集成電路封裝的變遷CSP1:1.14MCM集成電路封裝的變遷封裝變遷的推動(dòng)因素推動(dòng)其發(fā)展的因素一直是功率、重量、引腳數(shù)、尺寸、密度、電特性、可靠性、熱耗散，價(jià)格等。我國(guó)第一塊集成電路封裝外形

（1965年，河北半導(dǎo)體研究所在國(guó)內(nèi)首先鑒定了DTL型（二極管――晶體管邏輯）邏輯電路）版圖

封裝測(cè)試企業(yè)概況目前國(guó)內(nèi)封裝測(cè)試企業(yè)已經(jīng)達(dá)到110余家。其中年封裝量超過1億塊的企業(yè)已經(jīng)超過20家。2004年國(guó)內(nèi)集成電路總封裝能力已經(jīng)達(dá)到230億塊。2004年封裝預(yù)測(cè)業(yè)的銷售額282.56億元，比2003年增長(zhǎng)15.8%。封裝形式，DIP、SOP、QFP等都已經(jīng)大批量生產(chǎn)，PGA、BGA、MCM等新型封裝形式已開始形成規(guī)模生產(chǎn)能力。

我國(guó)封裝企業(yè)的構(gòu)成企業(yè)構(gòu)成：外商獨(dú)資、中外合資和內(nèi)資三足鼎立

國(guó)際IC企業(yè)在華設(shè)立的封測(cè)廠在規(guī)模和技術(shù)水平上都居主導(dǎo)地位：飛思卡爾(FREESCALE)、英特爾(INTEL)、飛索(SPANSION)、松下(MATSUSHITA)、意法半導(dǎo)體(ST)、瑞薩(RENESAS)等國(guó)內(nèi)封測(cè)企業(yè)正在迅速崛起，規(guī)模和技術(shù)水平不斷擴(kuò)大和提高：南通富士通、長(zhǎng)電科技、天水華天、上海華旭

2004年中國(guó)10大封裝測(cè)試廠家銷售額排名表企業(yè)名稱銷售額(萬元)1飛思卡爾半導(dǎo)體（中國(guó)）有限公司8120002威訊聯(lián)合半導(dǎo)體(北京)有限公司2579643瑞薩四通集成電路（北京）有限公司1887324英特爾產(chǎn)品（上海）有限公司1600005南通富士通微電子有限公司1448516四川樂山無線電有限責(zé)任公司1335847江蘇長(zhǎng)電科技股份有限公司1190008上海松下半導(dǎo)體有限公司857969深圳賽意法微電子有限公司7902510星科金朋（上海）有限公司78045

封裝用生產(chǎn)設(shè)備、技術(shù)水平、產(chǎn)品研發(fā)和管理等方面基本上實(shí)現(xiàn)了與國(guó)際接軌?？煞庋b的集成電路品種DIP、SOP、PLCC、QFP已形成規(guī)模生產(chǎn)。BGA、PGA、CSP、MCM等封裝類型已能小批量生產(chǎn)。我國(guó)封裝業(yè)與國(guó)際水平的差距

全球半導(dǎo)體封裝產(chǎn)值分布

全球半導(dǎo)體封裝產(chǎn)業(yè)產(chǎn)值

亞洲

日本

馬來西亞

臺(tái)灣地區(qū)

菲律賓

中國(guó)

韓國(guó)

其它

2001年

90%

22.9%

17.6%

11.30%

11.50%

5.10%

10.2%

25.4%

2006年

91.30%

17.1%

17%

13%

11%

11%

10.5%

23.7%

Source;

中國(guó)的半導(dǎo)體封裝產(chǎn)業(yè)(清華大學(xué))

某集成電路封裝企業(yè)封裝的產(chǎn)品我國(guó)集成電路產(chǎn)業(yè)的發(fā)展思路和目標(biāo)封裝業(yè)進(jìn)入國(guó)際主流領(lǐng)域，實(shí)現(xiàn)焊球陣列封裝（BGA）、系統(tǒng)封裝（SiP）

、芯片級(jí)封裝（CSP）、多芯片組件（MCM）等新型封裝形式。

我國(guó)封裝業(yè)需要面臨的問題目前集成電路封裝業(yè)遇到的最大挑戰(zhàn)之一就是如何應(yīng)對(duì)歐盟2006年7月1日開始執(zhí)行的產(chǎn)品無鉛化法案。2004年8月歐盟根據(jù)2002年通過的《關(guān)于報(bào)廢電子電器設(shè)備指令》（WEEE）和《關(guān)于在電子電器設(shè)備中禁止使用某些有害物質(zhì)指令》（ROHS）正式出臺(tái)了《電子垃圾法》主要原因目前集成電路的封裝主要還是采用錫鉛焊料，向無鉛化封裝過渡將是封裝業(yè)2005年主要的目標(biāo)(無鉛焊接過程中預(yù)熱和回流溫度較高)三、集成電路封裝的作用和基本形式

集成電路封裝的作用所謂封裝就是指安裝半導(dǎo)體集成電路芯片用的外殼，它不僅起著安放、固定、密封、保持芯片和增強(qiáng)電熱性能的作用，而且芯片上的接點(diǎn)用導(dǎo)線連接到封裝外殼的引腳上，這些引腳又通過印制板上的導(dǎo)線與其他器件建立連接，從而實(shí)現(xiàn)內(nèi)部芯片與外部電路的連接。20176Bonding

20171Bonding

(MSOP)

封裝要考慮的因素芯片面積與封裝面積之比為提高封裝效率，盡量接近1：1。引腳要盡量短以減少延遲，引腳間的距離盡量遠(yuǎn)，以保證互不干擾，提高性能?；谏岬囊螅庋b越薄越好。

封裝要考慮的因素四.集成電路封裝基本流程來料檢查IncomingInspection貼膜TapeAttaching磨片Backgrinding

貼片WaferMounting劃片DicingQCMonitor/GateQCMonitorA)RIWaferResistivityB)KerfWidthC)ChipsandCracksCriteria:A)MisscribedDieB)ScratchesC)SmoothCutQAGate---OpticalInspectionPerMIL-STD883CMethod2010.8ConditionBLTPD=5%裝片DieAttachingQCMonitor---DieAttachingInspectionQCMonitor---DieAttachingInspectionDieadhesiontestbysubcontractedassemblerVisualinspection(4dice1X/Machine/Shift,20units,Acc=0,Rej=1)Criteria:A)Scratches,CracksonDieB)DiePlacement,OrientationC)StrayEpoxyDieAttachingCure175±6℃/Hr.鍵合LeadBondingLeadBondingQCGate---LeadBondingLTPD=5%QCGate---LeadBondInspectionBondStrengthtestedoncepershift.Mingramsfor1.3mil.=3gramsQCGate---3rdOpticalInspectionPerMIL-STD883CMethod2010.8ConditionBLTPD=5%Criteria:A)MissingDieB)MissingWiresC)PoorLeadDressD)ConductiveContamination塑封MoldingMoldingMoldPostMoldCure---175±5℃/6HrQCMonitor---Mold(4X/Shift,20units,Acc=0,Rej=1)Criteria:A)DeflashB)PackageVoidsC)Bubbles,BlistersPlating(PureTin)QCGate---ElectroplateLTPD=5%Criteria:A)MissingPlatingB)ExtraneousSolderC)Flaking,Peeling打標(biāo)MarkingMarkingQCMonitor---Mark(4X/Shift,20units,Acc=0,Rej=1)Criteria:A)IllegibleMarkingB)IncomingMarkingC)MarkingPlacementMarkCure160±5℃/1Hr.QCMonitor---MarkPermanencyPerMIL-STD883CMethod2015(2X/Shift,22units,Acc=0,Rej=1)切筋打彎Trimming&FormingTrimming&FormingQCMonitor---Trimming&Forming(4X/Shift,20units,Acc=0,Rej=1)Criteria:A)LeadDefectsB)BurrsorincompleteTrimC)MoldFlashFinalTestingEveryunittestedforconformancetoallguaranteeddatasheetparameters品質(zhì)檢驗(yàn)QualityAssuranceQualityAssuranceQCGate---ElectricalTestAsampleispulledperMIL-STD105DtoguaranteeanoutgoingelectricalAQLof0.1%forguaranteedelectricalparameters.ProductionFinalVisualInspectionEveryunitcheckedforcorrectmarking,orientation,andanypackagedefectsobtainedduringassembly,testorproductionconditioning.QCGate---FVInspectionAsampleispulledperMIL-STD105DtoguaranteeanAQLof0.1%forvisuallyrejectabledefects.產(chǎn)品出貨Shipping封裝成的電路終測(cè)：又叫成品測(cè)試，目的是確保IC能滿足最低電氣規(guī)范化要求.

五、集成電路中測(cè)和成測(cè)基本方法集成電路中測(cè)和成測(cè)基本方法集成電路測(cè)試可分為對(duì)新開發(fā)產(chǎn)品的驗(yàn)證測(cè)試、對(duì)芯片的中測(cè)和對(duì)成品的成測(cè)。所謂中測(cè)即是WAFER的測(cè)試，它會(huì)包含產(chǎn)品的功能驗(yàn)證及AC、DC的測(cè)試。成測(cè)則是產(chǎn)品封裝好后的測(cè)試，即PACKAGE測(cè)試。即是所有通過中測(cè)的產(chǎn)品封裝后的測(cè)試，方法主要是機(jī)臺(tái)自動(dòng)測(cè)試，但測(cè)試項(xiàng)目仍與WAFERTEST相同。PACKAGETEST的目的是在確定IC在封裝過程中是否有任何損壞中測(cè)的例子接續(xù)性測(cè)試：檢測(cè)每一根I/OPIN內(nèi)接的保護(hù)用二極管是否功能無誤。功能測(cè)試：以產(chǎn)品設(shè)計(jì)者所提供測(cè)試資料(TESTPATTERN)灌入IC，檢查其結(jié)果是否與當(dāng)時(shí)SIMULATION時(shí)狀態(tài)一樣。漏電流測(cè)試：測(cè)量IC處于HALT模式時(shí)的漏電流是否符合最低之規(guī)格。耗電測(cè)試：整顆IC的靜態(tài)耗電與動(dòng)態(tài)耗電。輸出電壓測(cè)試：測(cè)量每個(gè)輸出接腳的輸出電壓位準(zhǔn)。相關(guān)時(shí)間測(cè)試:是否設(shè)計(jì)相匹配。中測(cè)中測(cè)（Wafertest）是半導(dǎo)體后道封裝測(cè)試的第一站，中測(cè)有很多個(gè)名稱，比如針測(cè)、晶圓測(cè)試、CP（CircuitProbing）、WaferSort、WaferProbing等等。中測(cè)的，目的是將硅片中不良的芯片挑選出來，所用到的設(shè)備有測(cè)試機(jī)（ICTester）、探針卡（ProbeCard）、探針臺(tái)（Prober）以及測(cè)試機(jī)與探針卡之間的接口（MechanicalInterface）。中測(cè)的關(guān)鍵點(diǎn)在探針卡和接口這兩部分，這也是制約國(guó)內(nèi)中測(cè)水平的難點(diǎn)所在。中測(cè)測(cè)試機(jī)（TestHead）與探針卡之間的接口有兩種方式：一是電纜連接（CableEnd），另一種是測(cè)試機(jī)直接扣在探針臺(tái)上（DirectDocking），分別如圖1和圖2所示：

電纜連接直接扣接中測(cè)電纜連接方式主要用于頻率低于10MHz的IC測(cè)試，其優(yōu)點(diǎn)是成本低，使用簡(jiǎn)單方便。中國(guó)現(xiàn)有400臺(tái)6”及6”以下的探針臺(tái)，近200臺(tái)8”探針臺(tái)，大部分采用電纜連接的方式。相對(duì)于電纜連接方式，直接扣接方式成本較高，使用較不方便，但是可以最大限度地降低測(cè)試通道的各種噪音干擾，在高頻率、高腳數(shù)的IC測(cè)試中，只能使用直接扣接方式。如今，中國(guó)的半導(dǎo)體產(chǎn)業(yè)也逐漸從低端走向高端，集成電路的頻率越來越高，管腳數(shù)也越來越多，直接扣接方式也會(huì)越來越普遍，圖3是直接扣接方式的示意圖中測(cè)探針卡探針卡主要有三種，如圖1、2、3所示，不同類型的探針卡分別有不同的應(yīng)用：

刀形卡（BladeType）：通常用于70針以下，頻率低于25MHz，制作周期1－2天；

環(huán)氧樹脂卡（EpoxyRingType）：用于1000針以下，頻率低于50MHz，制作周期短；

垂直探針卡（VerticalType）：用于1000針以上或者高頻的情況，制作成本高，周期刀形探針卡

圖1環(huán)氧樹脂卡

圖2垂直探針卡圖3中測(cè)測(cè)試墊(PD)不合格芯片打墨點(diǎn)

中測(cè)圖之一中測(cè)圖之二中測(cè)圖3中測(cè)圖4其他測(cè)試為了保證IC生產(chǎn)的長(zhǎng)期且穩(wěn)定品質(zhì)，還會(huì)做產(chǎn)品的可靠性測(cè)試，這些測(cè)試包括ESD測(cè)試，LATCHUP測(cè)試，溫度循環(huán)測(cè)試，高溫貯存測(cè)試，濕度貯存測(cè)試等。7.TESTGROUPING7.1Thedeviceshallbequalifiedbyperformingthetestsequencelistedinthissection.Quantitiesshownaretotalsforeachtest.7.2Initialsampleselectedandidentification:SamplesshallbedrawnrandomlyfromavailablematerialasgiveninPara.6andsubmittoGroup0Pre-LifeTestscreening.7.3Group0:Pre-LifeTestAfterGroup0screening,samplesshallbeidentifiedastotheirgroupassignment.Group0:1.100%electricaltest(guardbanded)90±5℃2.100%electricaltest(guardbanded)25±5℃3.100%electricaltest(speclimits)85±5℃4.100%electricaltest(speclimits)25±5℃7.4Group1BiasedLifeTest---231devices(77eachlot)Serializethendatalog4LifeTestsamplesperlotusingthespeclimitsat25(±5)℃at0hoursand1000hours.Dynamic,Temperature=125(-0+5)℃,Vdd=5.5V.150(-0+5)℃,Vdd=5.5V.AlltestingfollowingLifeTestisaccomplishedatroomtemperature.ThetestmethodologyfollowedMil-Std.883forLifeTest.TheReferenceTestDocumentisI20170-11-701.AdditionalIMPReferenceDocumentareG00004,G00053,andQ20007.Thespecifieddurationis1000hoursfor125℃stressedlot&184hrs.for150℃stressedlots.7.4Group1BiasedLifeTest---Readouts:168,500,1000hoursfor125℃stress,184hoursfor150℃.ContinueLifeTestto2000hoursforinformation.Thepass/failcriteriaisaccepton1failure.Group1passedupon3lotsat150℃,5.5Vfor184hr.with0failureand1lotat125℃,5.5Vfor500hourwith0failure.7.5Group2Hast---231devices

(77eachlot)ThetestmethodologyfollowedJEDECStandardNo.22-B,TestMethodA110forHighly-AcceleratedTemperatureandHumidityStressTest(HAST).TheReferenceTestDocumentisI20170-11-702.Thespecifieddurationis50hours.Thetesttemp,humidityandbiasare:130℃(±2%),85%RH(±2%),Vdd=5.5V(±0.250V).Note:Pre-conditionwith3cyclesVaporPhaseSolderwithPre-bake.Readout:50hoursThepass/failurecriteriaisaccepton1failure.Group2passedbasedupon240deviceswith0failure.7.6Group3TempCycle---

178devices(2lots)Temperature-65(+0-10)℃to+150(-0+15)℃(ReferenceG00004)ThetestspecificationisJEDECStandardNo.22-B,TestMethodA104,withtempexceptionThespecifieddurationis1000cycles.Note:Pre-conditionwith3cyclesVaporPhaseSolderwithPre-bake.Readout:1000cyclesThepass/failcriteriaisacceptwith1failure.Group3passedbasedupon178pcs.With0failure.7.7Group4ResistancetoSolderHeat(VPS)---433devicesThetestspecisSTACK0001,Test26,”VaporPhaseSimulation”.Theprocedureistopre-bakedevicesfor24hoursat125±5℃.VaporPhaseSolder217℃,90seconds.JEDECStd.22-B,TestMethodB106.TheSpecdurationis3cycles.Thepass/failcriteriaisacceptwith0failure.Note:VaporPhaseSimulationisapreconditiontoHASTandTemperatureCycle.Group4passedbasedupon433deviceswith0failure.7.8AssemblyTestsThefollowingtestsaretobeperformedattheassemblylocation.7.8.1DieShear-------30devicesPassedwith1.10kg.min.7.8.2WirePull---7devices:70wiresPassedwith10.0gramsmin.7.8.3BallShear------7devices:35wiresPassedwith52.0gramsmin.7.8AssemblyTests7.8.4PlatingThicknessandComposition---15devices5devicesperlot754.5－610uinches7.8.5Solderability------6devices:2perlotReferenceDocumentJEDEC22,MethodB102,witha4hoursteamage.Passed7.8.6PhysicalDimension------2devicesReferenceDocumentJEDEC22,MethodB100.Passed.7.8.7X-Ray------15devices:5devicesperlot7.9Group6:ESDPerformance---

3devicesmin.Unitsmaybefromanylot,butcannotbefromotherstress.Thetestmethodologyisastressof2,200voltsmin.perpin,separatelypositiveandnegativevoltages.Thesampledevicesarepre-testedandpost-testedforfunctionality.SequenceisQAtestat25±5℃,zap,QAtest.7.9Group6:ESDPerformance---

3devicesmin.Pass/failcriteria:NofailuresduetoESDto2,200volts.TheIMPreferenceDocumentisQ10033DevicesmustbecharacterizedforHBM.Group6passedexceptRESETb,failedat1.9KV.1.9KVisconsideredacceptableforthisQual.Whenthedeviceisredesignedthispinwillbeimproved.7.10Group7Latch-up------SampleThetestmethodologyisanapplicationof100ma.Stressbothpositiveandnegativeseparatelyappliedperpin25(±5)℃,75(±5)℃.Acurrentmeterismonitoredatthesourceofsupplyvoltageandatthepinundertestforalatch-upcondition.TheIMPreferencedocumentisQ20004.Group7passesexceptforRESETbwhichlatchesat35milliampsat105C.Thiswillbecorrectedwiththenextrevisionoftheproduct.7.11Group8DeviceCharacterization---SampleCharacterizeprocesssplitacrossvoltageandtemperatureextremes.Dataistobesummarizedandavailable.7.12Group9SEMAnalysis---1Wafer,3DieperWafer,3lotsThepurposeofthisexaminationistoverify:ContactMetalStepCoverage=perIMPQ10023ViaMetalStepCoverage=perIMPQ10023PitsinContacts=perIMPQ10023ContactSize=perIMPQ10023LayerThickness=perIMPQ10023NoduleSizeandDensity=perIMPQ10023Metal1Hillocks=perIMPQ100237.13Group10&Group11Group10MetalizationLifeTestInitialtestsindicatethepr