第3章-組合邏輯電路VIP

在數(shù)字系統(tǒng)中，通常根據(jù)邏輯功能的不同，將數(shù)字電路分為組合邏輯電路和時序邏輯電路兩大類。組合邏輯電路是具有一組輸出和一組輸入的非記憶性邏輯電路。組合邏輯電路具有以下特點(diǎn)：(1)輸出、輸入之間沒有反饋延時電路；(2)電路中沒有記憶元件。

單元導(dǎo)讀：組合邏輯電路的分析與設(shè)計方法；常用中規(guī)模集成組合邏輯電路的功能及使用方法；用中規(guī)模集成電路設(shè)計組合邏輯電路。

學(xué)習(xí)重點(diǎn)：用中規(guī)模集成電路設(shè)計組合邏輯電路。第3章

組合邏輯電路3.1

組合邏輯電路的分析方法和設(shè)計方法

組合邏輯電路可以有一個或多個輸入端，也可以有一個或多個輸出端。其一般框圖如圖所示。在組合邏輯電路中，數(shù)字信號是單向傳遞的，即只有從輸入端到輸出端的傳遞，沒有反向傳遞，所以各輸出僅與各輸入的即時狀態(tài)有關(guān)。對某個給定的邏輯電路進(jìn)行分析，目的是為了了解電路的工作特性、邏輯功能、設(shè)計思路，或為了評價電路的技術(shù)經(jīng)濟(jì)指標(biāo)等。組合邏輯電路的分析框圖如圖所示。3.1.1組合邏輯電路的分析其步驟是：

1.根據(jù)給定的邏輯電路圖，寫出各輸出端的邏輯表達(dá)式。

2.將得到的邏輯表達(dá)式化簡。

3.由簡化的邏輯表達(dá)式列出真值表。

4.根據(jù)真值表和邏輯表達(dá)式對電路進(jìn)行分析，判斷該電路所能完成的邏輯功能，作出簡要的文字描述，或進(jìn)行改進(jìn)設(shè)計。例3-1如圖所示為一高電平報警電路，試找出其報警和保持正常工作的條件。

解:(1)

由邏輯圖寫出

邏輯表達(dá)式。

(2)

列出真值表。

真值表(3)電路邏輯功能的分析。從表中看出：輸入A、B、C中變量取值相同時，輸出F=0，電路保持正常工作，否則，輸出F=1，發(fā)出告警信號。它是一種輸入不一致鑒別器，只要輸入信號不完全相同，就能判別出來，這類電路在數(shù)字系統(tǒng)中是經(jīng)常遇到的。

組合邏輯電路的設(shè)計，是根據(jù)給定的功能要求，找出用最少邏輯門來實現(xiàn)該邏輯功能的電路。

其步驟：

1.分析給定的實際邏輯問題，根據(jù)設(shè)計的邏輯要求列出真值表。

2.根據(jù)真值表寫出組合邏輯電路的邏輯函數(shù)表達(dá)式并化簡。

3.根據(jù)最簡輸出邏輯函數(shù)表達(dá)式畫邏輯圖。3.1.2組合邏輯電路的設(shè)計例3-2

設(shè)計三位判奇電路解：設(shè)A、B、C三個變量中，有奇數(shù)個1時，輸出

F=1，否則F=0。分析設(shè)計要求，列出真值表。

將輸出邏輯函數(shù)化簡后，函數(shù)表達(dá)式為：真值表

根據(jù)輸出邏輯函數(shù)表達(dá)式畫出邏輯圖。

用文字、符號或者數(shù)碼表示特定對象的過程都可叫做編碼。例如：開運(yùn)動會給運(yùn)動員編號、電信局為用戶排電話號等都是編碼。3.2

編碼器和譯碼器3.2.1編碼器

通常編碼器有m個輸入端(I0-Im-1)，需要編碼的信號從此處輸入；有n個輸出端(Y0-Yn-1)，編碼后的二進(jìn)制信號從此處輸出。m與n之間滿足m≤2n的關(guān)系。編碼器還有使能輸入端ST，它用于控制編碼器是否進(jìn)行編碼；使能輸出端YS和優(yōu)先標(biāo)志輸出端YEX等控制端，它們主要用于編碼器間的級聯(lián)。編碼器的功能就是從m個輸入信號中選中一個且編成一組二進(jìn)制代碼并行輸出。例如：在搶答器電路中將4個搶答器的輸出信號編為二進(jìn)制代碼。要求是將4位搶答者的搶答信號(假設(shè)分別為A3、A2、A1、A0)，編成二進(jìn)制代碼。根據(jù)m≤2n=4的原則，輸出兩位(n=2)的二進(jìn)制代碼，用F1F0表示。根據(jù)設(shè)計要求，可列出真值表。編碼表由于輸入變量互相排斥，即搶答器在任何時刻，只能有一個輸入變量為1。根據(jù)這一特殊約束條件，只要將輸出函數(shù)值為1時的輸入變量直接加起來就可得到F1、F0的表達(dá)式為:

用或門實現(xiàn)該編碼器的示意圖。由于它有4個輸入端，2個輸出端，故稱為4-2線編碼器。

1.ASCII碼

ASCII碼是一種通用的編碼，用于大多數(shù)計算機(jī)和電子設(shè)備中。大多數(shù)計算機(jī)鍵盤都以ASCII碼為標(biāo)準(zhǔn)。當(dāng)輸入一個字母、數(shù)字、符號或者控制命令時，相應(yīng)的ASCII碼就會進(jìn)入計算機(jī)中。ASCII碼是一種字母數(shù)字混合編碼，其中包含字母、數(shù)字、標(biāo)點(diǎn)和其他一些特殊符號。

ASCII碼的標(biāo)準(zhǔn)形式是由7位二進(jìn)制碼表示的128種字符和符號。

一、二進(jìn)制編碼器

2.二進(jìn)制編碼器

集成電路二進(jìn)制編碼器74LS148,74LS148是8-3線優(yōu)先編碼器，常用于優(yōu)先中斷系統(tǒng)和鍵盤編碼。74LS148編碼器功能表74LS148引腳排列圖為了便于級聯(lián)擴(kuò)展，74LS148增加了使能端和優(yōu)先擴(kuò)展端和。為使能輸入端，低電平有效，即只有當(dāng)=0時，編碼器才工作。為選通輸出端，輸出低電平有效時，表示“電路工作，但無編碼輸入”。

為擴(kuò)展輸出端，當(dāng)=0時，只要有編碼信號，則

=0，說明有編碼信號輸入，輸出信號是編碼輸出；=1表示不是編碼輸出。

1.BCD碼

BCD碼是一種二進(jìn)制編碼，它將每個十進(jìn)制數(shù)字(0到9)表示成一個4位的二進(jìn)制數(shù)。即：BCD碼僅僅表示10個十進(jìn)制數(shù)字。用BCD碼表示十進(jìn)制數(shù)時，必須用一個4位編碼來表示每個十進(jìn)制數(shù)字。由兩個阿拉伯?dāng)?shù)字構(gòu)成的十進(jìn)制數(shù)，就需要用兩個4位的BCD碼來表示；由三個阿拉伯?dāng)?shù)字構(gòu)成的十進(jìn)制數(shù)就需要用三個4位的BCD碼來表示。依次類推。二、二－十進(jìn)制編碼器

將十進(jìn)制的0-9個數(shù)碼編為二進(jìn)制代碼的邏輯電路，稱為二－十進(jìn)制編碼器。

BCD碼的應(yīng)用：

BCD碼可用作輸入碼(例如計算器的鍵盤)。BCD碼也能夠用于小鍵盤。每當(dāng)按下數(shù)字小鍵盤上的某個鍵時，與小鍵盤相連的邏輯電路就會產(chǎn)生表示該數(shù)字的唯一4位編碼。例3-3

鍵控8421BCD碼編碼器。解：設(shè)S0-S9十個按鍵代表輸入的十個十進(jìn)制數(shù)符號0-9，輸入為低電平有效，即某一按鍵按下，對應(yīng)的輸入信號為0。輸出對應(yīng)的8421碼為4位碼，所以有四個輸出端A、B、C、D。其中GS為控制使能標(biāo)志，當(dāng)按下S0-S9任意一個鍵時，GS=1，表示有信號輸入；當(dāng)S0-S9均沒按下時，GS=0，表示沒有信號輸入，此時的輸出代碼0000為無效代碼。邏輯圖如圖所示。

在優(yōu)先編碼器中，允許幾個信號同時輸入，但是電路只對其中優(yōu)先級別最高的進(jìn)行編碼，而不會對級別低的信號進(jìn)行編碼，該電路稱為優(yōu)先編碼器。常用的優(yōu)先編碼器有8線－3線優(yōu)先編碼器74LS148，10線－4線8421BCD優(yōu)先編碼器74LS147等。

二－十進(jìn)制優(yōu)先編碼器是將十進(jìn)制的10個數(shù)碼0、1、2、3、4、5、6、7、8、9(或其他十個信息)編成二進(jìn)制代碼的邏輯電路。這種二進(jìn)制代碼又稱為二－十進(jìn)制代碼，簡稱BCD碼。又稱為10線－4線編碼器.三、優(yōu)先編碼器

-為編碼信號輸入端，輸入低電平0有效，表示有編碼請求；輸入高電平1無效，表示無編碼請求。編碼為高位優(yōu)先。-

為數(shù)碼輸出端，反碼形式(1111相當(dāng)于0000)。74LS147只有10種輸出狀態(tài)：1111-0110，其反碼為0000-1001。74LS147引腳圖74LS147功能表

譯碼是編碼的逆過程。譯碼則是將表示特定意義的二進(jìn)制代碼翻譯出來。實現(xiàn)譯碼功能的電路稱為譯碼器。譯碼器輸入為二進(jìn)制代碼，輸出為與輸入代碼對應(yīng)的特定信息。譯碼器有二進(jìn)制譯碼器、二－十進(jìn)制譯碼器等。3.2.2譯碼器

把二進(jìn)制代碼的各種狀態(tài)，按照其原意翻譯成對應(yīng)輸出信號的電路，稱為二進(jìn)制譯碼器。二進(jìn)制譯碼器又稱全譯碼器，它有n個輸入端，2n個輸出端，對應(yīng)每一種輸入組合，只有一個輸出端是有效電平，其他輸出端均為無效電平。

設(shè)輸入是3位二進(jìn)制代碼A2、A1、A0，由于n=3，而三位二進(jìn)制代碼可表示8種不同的狀態(tài)，所以輸出必須是8個譯碼信號，設(shè)8個輸出信號分別為Y0、Y1……Y7。一、二進(jìn)制譯碼器據(jù)二進(jìn)制譯碼器的功能，可列出三位二進(jìn)制譯碼器的真值表。三位二進(jìn)制譯碼器的真值表邏輯表達(dá)式：

根據(jù)上述邏輯表達(dá)式畫出的邏輯圖：三位二進(jìn)制譯碼器

74LS138有3個輸入端，8個輸出端，因此稱為3-8線譯碼器。有3個使能控制端STA、

和

，STA高電平有效，、

低電平有效，即當(dāng)STA=1，

時，譯碼器譯碼，根據(jù)輸入A0-A2組合，譯碼輸出低電平有效。3個使能控制端只要有一個無效，芯片禁止譯碼，輸出全1。

74LS138是3線-8線譯碼器。74LS138功能表輸出邏輯表達(dá)式把二－十進(jìn)制代碼翻譯成10個十進(jìn)制數(shù)字信號的電路，稱為二－十進(jìn)制譯碼器。又稱為4線－10線譯碼器。8421碼譯碼器的真值表二、二－十進(jìn)制譯碼器

各輸出函數(shù)的表達(dá)式：注：如果要輸出為反變量，即為低電平有效，則只要將圖所示電路中的與門換成與非門即可。

8421BCD碼譯碼器的邏輯圖：

圖中的A3、A2、A1、A0為輸入端，

-為輸出端，低電平有效。

74LS42是二－十進(jìn)制譯碼器，又稱4線－10線譯碼器。74LS42邏輯符號及引腳排列圖：

當(dāng)輸入BCD碼0000-1001時，十進(jìn)制譯碼輸出低電平有效；當(dāng)輸入1010-1111時，輸出均為高電平，因此電路有拒絕無效碼(又稱偽碼)輸入的功能。若將最高位輸入A3作為使能端，輸出和不用時，則74LS42可作3線－8線譯碼器使用。74LS42功能表

在各種數(shù)字設(shè)備中，經(jīng)常需要將數(shù)字、文字和符號直觀地顯示出來，供人們直接讀取結(jié)果，或用來監(jiān)視數(shù)字系統(tǒng)的工作情況。因此，顯示電路是許多數(shù)字設(shè)備中必不可少的部分。用來驅(qū)動各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號翻譯成人們習(xí)慣的形式直觀地顯示出來，各種電路稱為顯示譯碼器。

顯示譯碼器主要由譯碼器和譯碼驅(qū)動器兩部分組成，通常這兩者都集成在一塊芯片中。

一般輸入為二－十進(jìn)制代碼，其輸出的信號用于驅(qū)動顯示器件，顯示出十進(jìn)制數(shù)字來。3.3

數(shù)碼顯示器和譯碼驅(qū)動器LED數(shù)碼管

數(shù)碼顯示器：在數(shù)字電路中最常用的有二極管顯示器(LED)，液晶顯示器(LCD)、熒光數(shù)碼管等。常見的是七段LED數(shù)碼顯示器俗稱數(shù)碼管，其工作原理是將要顯示的十進(jìn)制數(shù)碼分成七段，每段為一個發(fā)光二極管，利用不同發(fā)光段的組合來顯示不同的數(shù)字。在顯示應(yīng)用領(lǐng)域，BCD碼可以轉(zhuǎn)換成七段碼格式，這在數(shù)字顯示器件中很常見。某些系統(tǒng)按照規(guī)則二進(jìn)制的形式處理數(shù)據(jù)，然后將結(jié)果轉(zhuǎn)換成BCD碼進(jìn)行顯示。二－十進(jìn)制七段顯示譯碼器的真值表74LS48為高電平有效二－十進(jìn)制譯碼器，用于驅(qū)動共陰極的LED顯示器。熄滅輸入信號燈測試信號滅“0”輸入和滅“0”輸出滅零輸入/動態(tài)滅零輸出端

幾種驅(qū)動顯示器電路：假如有多路信息需要通過一條線路傳輸或多路信息需要逐個處理，這時就要有一個電路，它能選擇某個信息而排斥其他信息，稱作數(shù)據(jù)選擇。反之，把一路信息逐個安排到各輸出端去，叫做數(shù)據(jù)分配。能完成上述功能的電路稱為數(shù)據(jù)選擇器和數(shù)據(jù)分配器。它們分別安裝在線路的兩端。3.4

數(shù)據(jù)選擇器和數(shù)據(jù)分配器線路上的選擇器和分配器

數(shù)據(jù)選擇器有2選1、4選1、8選1等電路形式。

4選1數(shù)據(jù)選擇器有4個輸入數(shù)據(jù)D0-D3，一個數(shù)據(jù)輸出端Y。A1、A0是兩個選擇控制信號或地址輸入信號，當(dāng)A1、A0取值分別為00、01、10、11時，分別選擇數(shù)據(jù)D0、D1、D2、D3從Y

輸出。輸出Y的邏輯表達(dá)式為：隨著A1、A0取值不同，被打開的與門也隨之變化，3.4.1

數(shù)據(jù)選擇器而只有加在被打開與門輸入端的數(shù)據(jù)才能傳送到輸出端，所以A1、A0也稱為地址碼或地址控制信號。4選1數(shù)據(jù)選擇器的真值表邏輯圖常用的集成數(shù)據(jù)選擇器有：①二位四選一數(shù)據(jù)選擇器74LS153；②四位二選一數(shù)據(jù)選擇器74LS157；③八選一數(shù)據(jù)選擇器74LS151；④十六選一數(shù)據(jù)選擇器74LS150。

D0-D3為數(shù)據(jù)輸入端，其個數(shù)稱為通道數(shù)；A1、A0是地址輸入，為兩個數(shù)據(jù)選擇器共用。地址輸入端n與通道數(shù)N應(yīng)滿足N=2n。數(shù)據(jù)A1、A0取值組合，輸出Y選取D0-D3中的一路數(shù)據(jù)進(jìn)行傳輸；使能端又稱選通端，低電平有效。當(dāng)=1時，Y=0，數(shù)據(jù)選擇器關(guān)閉；當(dāng)

=0時，地址A1A0依次改變；由00→01→10→11，則選擇器將依次輸出D0→D1→D2→D3，這樣便將同時并行輸入的代碼轉(zhuǎn)變?yōu)橐来屋敵龅拇写a。

74LS153功能表

8選1數(shù)據(jù)選擇器74LS151

D0-D7是數(shù)據(jù)輸入端，W是原碼輸出端，A0、A1、A2是三位地址碼，是使能端，低電平有效。將一路數(shù)據(jù)分配到多路裝置的電路稱為數(shù)據(jù)分配器。能夠?qū)⒋袛?shù)據(jù)變?yōu)椴⑿袛?shù)據(jù)輸出，又稱多路解調(diào)器。其邏輯功能與數(shù)據(jù)選擇器相反，它將一個輸入數(shù)據(jù)分時傳送到多個輸出端輸出，也就是一路輸入，多路輸出。通常數(shù)據(jù)分配器有1根輸入線，n根選擇控制線和2n根輸出線，稱為1路－2n路數(shù)據(jù)分配器。3.4.2數(shù)據(jù)分配器真值表1路－4路數(shù)據(jù)分配器邏輯圖1路－4路數(shù)據(jù)分配器邏輯表達(dá)式為

用來完成兩個二進(jìn)制數(shù)的大小比較的邏輯電路稱為數(shù)值比較器，簡稱比較器。1位數(shù)值比較器設(shè)：輸入A、B為兩個二進(jìn)制數(shù)，當(dāng)A＞B時，L1＝1；

A＜B時，L2＝1；

A＝B時，L3＝1。

邏輯表達(dá)式邏輯圖真值表3.4.3數(shù)值比較器兩種集成數(shù)值比較器的引腳排列圖：

在組合電路中，當(dāng)輸入信號的狀態(tài)改變時，輸出端可能會出現(xiàn)不正常的干擾信號，使電路產(chǎn)生錯誤的輸出，這種現(xiàn)象稱為競爭冒險。

產(chǎn)生競爭冒險的原因：主要是門電路的延遲時間產(chǎn)生的。3.5

組合電路中的競爭與冒險3.5.1產(chǎn)生競爭冒險的原因產(chǎn)生正、負(fù)跳變脈沖的競爭冒險

在輸入變量每次只有一個改變狀態(tài)的簡單情況下，可以通過邏輯函數(shù)式判斷組合邏輯電路中是否有競爭冒險存在。只要輸出函數(shù)在一定條件下能簡化成或就可判定存在競爭冒險。3.5.2競爭冒險的判別與識別一、代數(shù)法判斷

凡是函數(shù)卡諾圖中存在相切而不相交的方格群的邏輯函數(shù)，都存在競爭冒險現(xiàn)象?？ㄖZ圖中，有圈相切，則存在競爭冒險。二、用卡諾圖法判斷

在電路輸入端加入所有可能發(fā)生狀態(tài)變化的波形，觀察輸出端是否出現(xiàn)高電平窄脈沖或低電平窄脈沖，這種方法比較直觀可靠。

通過在計算機(jī)上運(yùn)行數(shù)字電路的模擬程序，能夠迅速查出電路是否會存在競爭冒險現(xiàn)象。三、實驗法判斷四、使用計算機(jī)輔助分析手段判斷

在組合電路輸出門的某一輸入端加入一個選通信號，可以有效地消除任何冒險現(xiàn)象。當(dāng)選通信號為“0”時，輸出門一直為1，此時電路的冒險不會出現(xiàn)在輸出端。待電路穩(wěn)定后，才讓選通信號為“1”，使輸出為穩(wěn)定狀態(tài)的值，即反映真值表確定的邏輯功能。

由于競爭冒險現(xiàn)象所產(chǎn)生的干擾脈沖非常窄，所以可在邏輯門的輸出端接一個容量很小的濾波電容來加以消除，其容量為4-20pF之間。3.5.3消除競爭冒險的方法一、接濾波電容二、增加選通電路例：，在B=C=1時，，當(dāng)A的狀態(tài)發(fā)生變化時，將產(chǎn)生競爭冒險現(xiàn)象。如果在函數(shù)式中增加一個冗余項BC，則函數(shù)表達(dá)式變成則當(dāng)B=C=1時，無論A如何變化，輸出F始終為1，從而消除了競爭冒險現(xiàn)象?？梢哉f，從邏輯上看BC項對于函數(shù)F是多余的，所以稱之為冗余項。三、增加冗余項，修改邏輯設(shè)計3.6

組合邏輯電路實踐3.6.1

組合邏輯實踐電路例3-4用譯碼器和門電路構(gòu)成一位全加器，它能將兩個二進(jìn)制數(shù)及來自低位的進(jìn)位數(shù)進(jìn)行相加，并產(chǎn)生和數(shù)與進(jìn)位數(shù)。一、一位全加器解：分析設(shè)計要求，列出真值表。設(shè)二進(jìn)制數(shù)在第i位相加，輸入變量分別為被加數(shù)Ai、加數(shù)Bi，來自低位的進(jìn)位數(shù)Ci-1。輸出函數(shù)分別為本位和Si、向相鄰高位的進(jìn)位數(shù)Ci。全加器的標(biāo)準(zhǔn)輸出與－或表達(dá)式為：真值表

將邏輯函數(shù)Si、Ci與74LS138的輸出表達(dá)式進(jìn)行比較。設(shè)Ai=A2、Bi=A1、Ci-1=A0。得：連線圖例3-5

用雙4選1數(shù)據(jù)選擇器74LS153和門電路構(gòu)成一位全加器。

解：設(shè)計過程同上。

全加器的輸出邏輯函數(shù)表達(dá)式為：

寫出數(shù)據(jù)選擇器的輸出邏輯函數(shù)。74LS153的輸出邏輯函數(shù)式為：

將全加器的輸出邏輯函數(shù)式與數(shù)據(jù)選擇器的輸出邏輯函數(shù)式進(jìn)行比較。設(shè)Si=1Y，Ai=A1，Bi=A0時，則：

設(shè)Ci=2Y，Ai=A1，Bi=A0時，則：半加器和全加器的邏輯符號連線圖：

全加器邏輯：

一個全加器可以用兩個半加器和一個或門實現(xiàn)，如圖3.36所示。圖中，第二個半加器把第一個半加器的輸出和項與進(jìn)位輸入項相加，或門把兩個半加器的進(jìn)位輸出項結(jié)合起來，得到最終的進(jìn)位輸出。用兩個半加器和一個或門構(gòu)成一個全加器。全加器可以一次完成帶輸入進(jìn)位的兩位加法。但是在大多數(shù)應(yīng)用中，需要實現(xiàn)4、8、16或32位的二進(jìn)制數(shù)加法運(yùn)算。為了完成兩個二進(jìn)制數(shù)的加法，每一位都需要一個全加器。

并行二進(jìn)制加法器：

是一種由兩個或多個全加器構(gòu)成的邏輯電路，用于完成兩個二進(jìn)制數(shù)的加法。4個全加器可以實現(xiàn)兩個4位數(shù)的加法運(yùn)算。4位并行二進(jìn)制加法器例3-6

完成下面兩個4位二進(jìn)制數(shù)的加法，并用并行二進(jìn)制加法器實現(xiàn)兩者的加法運(yùn)算：

解：把兩個加數(shù)輸入并行加法器，所得結(jié)果如圖。

并行二進(jìn)制加法器每次只能完成兩個數(shù)的加法。若要完成多個數(shù)的加法，則需要按順序兩兩相加。解：輸入：A、B、C；輸出：Z。同意用1表示，不同意用0表示，方案通過用1表示，否定用0表示，列邏輯函數(shù)的表達(dá)式為：真值表例3-7試用數(shù)據(jù)選擇器實現(xiàn)三人多數(shù)表決器電路。二、實現(xiàn)多個數(shù)相加

由于邏輯函數(shù)Z中有A、B、C三個變量，所以，可以利用8選1數(shù)據(jù)選擇器實現(xiàn)。

寫出8選1數(shù)據(jù)選擇器的輸出表達(dá)式Z′：

比較Z和Z′兩式中最小項的對應(yīng)關(guān)系。設(shè)Z=Z′，A=A2，B=A1，C=A0。Z′式中包含Z式中的最小項時，數(shù)據(jù)取1，不包含Z式中的最小項時，數(shù)據(jù)取0。由此得：

用數(shù)據(jù)選擇器實現(xiàn)三人多數(shù)表決器電路。例3-8用74LS151實現(xiàn)組合邏輯電路邏輯功能。

對輸入為三變量的組合邏輯電路，既可以用基本門電路實現(xiàn)，也可以利用74LS151實現(xiàn)，且后一方法可使電路簡單，可靠性好。例如：實現(xiàn)例3-9

用與非門設(shè)計一個交通報警控制電路。交通信號燈有紅、綠、黃3種，3種燈分別單獨(dú)工作或黃、綠燈同時工作時屬正常情況，其他情況均屬故障，出現(xiàn)故障時輸出報警信號。

解：

(1)

根據(jù)邏輯要求列真值表。設(shè)紅、綠、黃燈分別用A、B、C表示，燈亮?xí)r其值為1，燈滅時其值為0；輸出報警信號用Y表示，燈正常工作時其值為0，燈出現(xiàn)故障時其值為1。(2)

寫邏輯表達(dá)式并化簡。(3)畫邏輯圖。真值表連線圖

(1)用2片74LS00組成邏輯電路。為便于接線和檢查，在圖中要注明芯片編號及在圖中要注明芯片編號及各引腳對應(yīng)的編號。

(2)圖中A、B、C接邏輯電平開關(guān)，Y1、Y2接發(fā)光管電平顯示。3.6.2

組合邏輯電路功能測試一、組合邏輯電路的功能測試

(3)改變A、B、C的狀態(tài)填表并寫出Y1、Y2邏輯表達(dá)式。

(4)將運(yùn)算結(jié)果與測試結(jié)果比較。

(1)74LS183功能測試

圖中Ai、Bi為加數(shù)，Ci-1為低位的進(jìn)位，Si為和數(shù)，Ci為本位的進(jìn)位。測試該芯片的功能，并將結(jié)果列成真值表形式。二、一位全加器74LS183功能測試及應(yīng)用

(2)74LS183芯片構(gòu)成的電路如圖所示。在A、B、C、D、E端輸入不同的邏輯狀態(tài)，觀察并記錄輸出F的相應(yīng)狀態(tài)。結(jié)果列成真值表的形式，并說明電路實現(xiàn)何種功能？

用74LS183芯片接成圖所示電路。改變輸入的狀態(tài)，觀察并記錄輸出Z的變化。說明電路實現(xiàn)什么功能。

用74LS283芯片構(gòu)成的碼制變換電路如圖所示。

圖中DCBA端輸入8421BCD碼，觀察芯片的輸出Y4Y3Y2Y1相應(yīng)的狀態(tài)，說明此電路實現(xiàn)哪種碼制的變換。三、四位超前進(jìn)位全加器74LS283功能測試及應(yīng)用12位數(shù)值比較器電路四、測量BCD七段譯碼器74LS247的邏輯功能將帶有74LS247電路和BCD七段譯碼器的測試板的輸入信號D、C、B、A分別接至邏輯電平，由四個邏輯開關(guān)提供邏輯電平。端也接入邏輯電平，當(dāng)使用時，端接電平顯示。測試74LS247的譯碼功能，和端都懸空或接“1”，然后根據(jù)BCD碼改變D、C、B、A，將數(shù)碼管的顯示結(jié)果填入表中。五、測試74LS138的邏輯功能六、驗證74LS151的邏輯功能七、驗證4539的邏輯功能

將雙2-4線譯碼器轉(zhuǎn)換為3-8線譯碼器。

(1)畫出轉(zhuǎn)換電路圖。

(2)接線并驗證設(shè)計是否正確。

(3)設(shè)計并填寫該3-8線譯碼器功能表，畫出輸入、輸出波形。八、譯碼器轉(zhuǎn)換(1