TTL邏輯門電路分析

3.2TTL邏輯門3.2.1

BJT的開關(guān)特性3.2.2

基本BJT反相器的動態(tài)特性3.2.3

TTL反相器的基本電路3.2.4

TTL邏輯門電路3.2.5

集電極開路門和三態(tài)門3.2.6

BiMOS門電路3.2TTL邏輯門3.2.1

BJT的開關(guān)特性iB0，iC0，vO＝VCE≈VCC，c、e極之間近似于開路,vI=0V時:iB0，iC0，vO＝VCE≈0.2V，c、e極之間近似于短路,vI=5V時:iC＝ICS≈很小，約為數(shù)百歐，相當(dāng)于開關(guān)閉合可變

很大，約為數(shù)百千歐，相當(dāng)于開關(guān)斷開

c、e間等效內(nèi)阻VCES≈0.2~0.3VVCE＝VCC－iCRcVCEO≈VCC管壓降

且不隨iB增加而增加ic

≈iBiC

≈0集電極電流

發(fā)射結(jié)和集電結(jié)均為正偏

發(fā)射結(jié)正偏，集電結(jié)反偏

發(fā)射結(jié)和集電結(jié)均為反偏偏置情況工作特點

iB

>iB≈0條件飽和放大截止工作狀態(tài)BJT的開關(guān)條件

0<iB

<2.BJT的開關(guān)時間從截止到導(dǎo)通開通時間ton(=td+tr)從導(dǎo)通到截止關(guān)閉時間toff(=ts+tf)BJT飽和與截止兩種狀態(tài)的相互轉(zhuǎn)換需要一定的時間才能完成。

CL的充、放電過程均需經(jīng)歷一定的時間，必然會增加輸出電壓O波形的上升時間和下降時間，導(dǎo)致基本的BJT反相器的開關(guān)速度不高。3.2.2基本BJT反相器的動態(tài)性能若帶電容負(fù)載故需設(shè)計有較快開關(guān)速度的實用型TTL門電路。

輸出級T3、D、T4和Rc4構(gòu)成推拉式的輸出級。用于提高開關(guān)速度和帶負(fù)載能力。中間級T2和電阻Rc2、Re2組成，從T2的集電結(jié)和發(fā)射極同時輸出兩個相位相反的信號，作為T3和T4輸出級的驅(qū)動信號；

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

–

vI

T3

+

–

vO

負(fù)載

Re2

1KW

VCC(5V)

輸入級

中間級輸出級

3.2.3TTL反相器的基本電路1.電路組成輸入級T1和電阻Rb1組成。用于提高電路的開關(guān)速度2.TTL反相器的工作原理（邏輯關(guān)系、性能改善）

（1）當(dāng)輸入為低電平（I

=0.2V）T1深度飽和截止導(dǎo)通導(dǎo)通截止飽和低電平T4D4T3T2T1輸入高電平輸出T2、

T3截止，T4、D導(dǎo)通（2）當(dāng)輸入為高電平（I=3.6V）T2、T3飽和導(dǎo)通T1:倒置的放大狀態(tài)。T4和D截止。使輸出為低電平.vO=vC3=VCES3=0.2V輸入A輸出L0110邏輯真值表

邏輯表達式

L=A

飽和截止T4低電平截止截止飽和倒置工作高電平高電平導(dǎo)通導(dǎo)通截止飽和低電平輸出D4T3T2T1輸入（3）采用輸入級以提高工作速度

當(dāng)TTL反相器I由3.6V變0.2V的瞬間

T2、T3管的狀態(tài)變化滯后于T1管，仍處于導(dǎo)通狀態(tài)。T1管Je正偏、Jc反偏，T1工作在放大狀態(tài)。T1管射極電流（1+1）

iB1很快地從T2的基區(qū)抽走多余的存儲電荷,從而加速了輸出由低電平到高電平的轉(zhuǎn)換。（4）采用推拉式輸出級以提高開關(guān)速度和帶負(fù)載能力當(dāng)O=0.2V時當(dāng)輸出為低電平時，T4截止，T3飽和導(dǎo)通，其飽和電流全部用來驅(qū)動負(fù)載a)帶負(fù)載能力當(dāng)O=3.6V時O由低到高電平跳變的瞬間，CL充電，其時間常數(shù)很小使輸出波形上升沿陡直。而當(dāng)O由高變低后，CL很快放電，輸出波形的下降沿也很好。

T3截止，T4組成的電壓跟隨器的輸出電阻很小，輸出高電平穩(wěn)定，帶負(fù)載能力也較強。輸出端接負(fù)載電容CL時，b)輸出級對提高開關(guān)速度的作用1.TTL與非門電路多發(fā)射極BJT

T1e

e

bc

eeb

cA&

BAL=B3.2.4

TTL邏輯門電路TTL與非門電路的工作原理

任一輸入端為低電平時:TTL與非門各級工作狀態(tài)IT1T2T4T5O輸入全為高電平(3.6V)倒置使用的放大狀態(tài)飽和截止飽和低電平（0.2V）輸入有低電平

(0.2V)深飽和截止放大截止高電平（3.6V）當(dāng)全部輸入端為高電平時：輸出低電平輸出高電平

2.TTL或非門

若A、B中有一個為高電平:若A、B均為低電平:T2A和T2B均將截止，T3截止。T4和D飽和，輸出為高電平。T2A或T2B將飽和，T3飽和，T4截止，輸出為低電平。邏輯表達式vOHvOL輸出為低電平的邏輯門輸出級的損壞3.2.5集電極開路門和三態(tài)門電路1.集電極開路門電路a）集電極開路與非門電路b）使用時的外電路連接C）邏輯功能L=ABOC門輸出端連接實現(xiàn)線與VCC2.三態(tài)與非門(TSL)

當(dāng)CS=3.6V時CS數(shù)據(jù)輸入端輸出端LAB10010111011100三態(tài)與非門真值表當(dāng)CS=0.2V時CS數(shù)據(jù)輸入端輸出端LAB10010111011100××高阻高電平使能==高阻狀態(tài)與非邏輯

ZL

ABLCS=0____CS=1真值表邏輯符號ABCS

&

L

EN特點:功耗低、速度快、驅(qū)動力強3.2.6BiCMOS門電路I為高電平:MN、M1和T2導(dǎo)通，MP、M2和T1截止，輸出O為低電平。工作原理:M1的導(dǎo)通,迅速拉走T1的基區(qū)存儲電荷;M2截止,MN的輸出電流全部作為T2管的驅(qū)動電流,M1、

M2加快輸出狀